高性能视频开发验证平台系统的设计_硕士学位论文(编辑修改稿)

高性能视频开发验证平台系统的设计_硕士学位论文(编辑修改稿)内容摘要：

............................................................... 30 表 33 19201080(4:2:2)30fps 图像数据传输率计算 .................................................. 31 表 34 平台电源电压指标 ........................................................................................ 33 表 35 平台供电电压上升时间 ................................................................................. 34 表 36 平台功耗估计 ............................................................................................... 34 表 37 平台母板层叠结构定义及各层厚度 ............................................................... 42 表 38 平台母板各层特性阻抗与线宽 ...................................................................... 42 表 39 平台应用软件列表 ....................................................................................... 45 表 310 视频输出接口应用模块输出参数 ................................................................. 48 表 311 SDRAM 接口应用模块总线接口 .................................................................. 49 表 312 SDRAM 接口应用模块命令码表 .................................................................. 49 表 313 DDR 控制信号和命令 ................................................................................. 52 表 314 DDR 模式寄存器配置 ................................................................................. 53 表 315 FPGA 接口连线 .......................................................................................... 55 表 41 AVS D1 视频解码器性能指标 ........................................................................ 58 表 42 AVS D1 解码器使用平台资源 ........................................................................ 60 表 43 AGU 控制器接口 .......................................................................................... 64 表 44 AGU 运算中相邻块与后向参考帧保存信息 .................................................... 65 表 45 AGU VLD 接口 ............................................................................................. 65 表 46 AGU RR 接口 ............................................................................................... 65 表 47 AGU 模块平台综合结果 ................................................................................ 70 表 48 MPEG4 开发系统、高性能平台与 单元库综合比较 ........................... 70 图 11 视频编解码器 ASIC 的设计流程 ...................................................................... 9 图 12 混合结构 MPEG4 编码器结构 ....................................................................... 12 图 21 MPEG4 编解码芯片开发 系统整体结构 ......................................................... 15 图 22 MPEG4 编解码芯片开发系统子母板结构 ..................................................... 15 图 23 MPEG4 编解码芯片开发系统母板结构 ......................................................... 16 图 24 MPEG4 编解码芯片开发系统子板结构 ......................................................... 16 图 25 MPEG4 视频解码器系统结构 ....................................................................... 18 图 26 MPEG4 专用结构视频解码芯片封装 ............................................................ 21 图 27 MPEG4 专用解码芯片验证系统结构 ............................................................ 22 图 28 MPEG4 ASIC 验证模块 ................................................................................ 23 图 31 高性能视频开发验证平台整体结构 ............................................................... 26 图 32 高性能视频开发验证平台母板整体结构 ........................................................ 28 图 33 高性能视频开发验证平台母板 PCB 布局 ....................................................... 29 图 34 Xilinx Virtex4 FPGA 系列 ............................................................................. 30 浙江大学硕士学位论文 6 图 35 DDR400 SDRAM 内部结构 ........................................................................... 32 图 36 平台 DDR 连接 ............................................................................................. 32 图 37 平台电源设计方案 ........................................................................................ 35 图 38 平台电源顺序解决方案 ................................................................................. 35 图 39 DDR400 供电电源产生电路 .......................................................................... 36 图 310 Xilinx FPGA 专用 USB 下载线缆 ................................................................. 37 图 311 JTAG/Serial 接口 ........................................................................................ 37 图 312 差分信号输入输出端口 .............................................................................. 38 图 313 高性能视频开发验证平台子板结 构图 .......................................................... 39 图 314 高性能视频开发验证平台子板 PCB 布局 .................................................... 40 图 315 平台子板 接口结构 ......................................................................... 41 图 316 平台子板视频输入接口结构 ....................................................................... 41 图 317 平台母板层叠结构和电介质层芯厚度 ......................................................... 42 图 318 并联终端双向点对点结构 ........................................................................... 43 图 319 Thevenin 等效终端网络 ............................................................................... 43 图 320 串联终端双向点对点结构 ........................................................................... 43 图 321 带有 DCI 功能的双向点对点结构 ............................................................... 44 图 322 平台 DDR400 接口终端方案 ....................................................................... 44 图 323 USB 接口应用模块结构 .............................................................................. 45 图 324 RS232 接口应用模块结构 ............................................................................ 46 图 325 视频输出接口应用模块结构 ....................................................................... 47 图 326 SDRAM 接口应用模块结构 ......................................................................... 48 图 327 SDRAM 接口应用模块握手信号设计 ........................................................... 50 图 328 SDRAM 芯片读操作时序 ............。