本科毕业论文__基于fpga的数字电子钟系统设计(编辑修改稿)

本科毕业论文__基于fpga的数字电子钟系统设计(编辑修改稿)内容摘要：

类可编程逻辑器件中， FPGA 采用了逻辑单元阵列LCA（ Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块 CLB（ Configurable Logic Block）、输出输入模块 IOB（ Input Output Block）和内部连线（ Interconnect）三个部分。 FPGA 的基本特点主要有： 1．采用 FPGA 设计 ASIC 电路，用户不需要投片生产就能得到 合适芯片。 2． FPGA 可做其它全定制或半定制 ASIC 电路的中试样片。 3． FPGA 内部有丰富的触发器和 I／ O 引脚。 4． FPGA 是 ASIC 电路中设计周期最短、开发费用最低、风险最小的器件之一。 5． FPGA 采用高速 CHMOS 工艺，功耗低，可以与 CMOS、 TTL 电平兼 xx 大学学士学位论文 4 容。 FPGA 提供了最高的逻辑密度、最丰富的特性和最高的性能。 现在最新 的FPGA 器件，如 Xilinx Virtex™ 系列中的部分器件，可提供八百万 “系统门 ”（相对逻辑密度）。 这些先进的器件还提供诸如内建的硬连线处理器（如IBM Power PC）、大容量存储器、时钟管理系统等特性，并支持多种最新的超快速器件至器件（ devicetodevice）信号技术。 FPGA 被应用于范围广泛的领域中，从数据处理和存储直到仪器仪表、电信和数字信号处理。 与此相比， CPLD 提供的逻辑资源少得多 —— 最高约 1 万门。 但是，CPLD 提供了非常好的可预测性，因此对于关键的控制应用非常理想。 而且CPLD 器件（如 Xilinx CoolRunner™ 系列）需要的功耗极低，并且价格低廉，从而使其对于成本敏感的、电池供电的便携式应用（如移动电话和数字手持助理）非常理想 [4]。 由于 CPLD 和 FPGA 结构上的差异 ,具有各自的特点： 1． CPLD 更适合完成各种算法和组合逻辑， FPGA 更适合于完成时序逻辑。 换句话说 , FPGA 更适合于 触发器丰富的结构 ,而 CPLD 更适合于触发器有限而乘积项丰富的结构。 2． CPLD 的连续式布线结构决定了它的时序延迟是均匀的和可预测的 ,而FPGA 的分段式布线结构决定了其延迟的 不可预测性。 3． 在编程上 FPGA 比 CPLD 具有更大的灵活性。 CPLD 通过修改具有固定内连电路的逻辑功能来编程 ,FPGA 主要通过改变内部连线的布线来编程。 FPGA可在逻辑门下编程 ,而 CPLD 是在逻辑块下编程。 4． FPGA 的集成度比 CPLD 高 ,具有更复杂的布线结构和逻辑实现。 5． CPLD 比 FPGA 使用起来更方便。 CPLD 的编程采用 E2PROM 或FASTFLASH 技术 ,无需外部存储器芯片 ,使用简单。 而 FPGA 的编程信息需存放在外部存储器上 ,使用方法复杂。 6． CPLD 的速度比 FPGA 快 ,并且具有较大的时间 可预测性。 这是由于FPGA 是门级编程 ,并且 CLB 之间采用分布式互联 ,而 CPLD 是逻辑块级编程 ,并且其逻辑块之间的互联是集总式的。 7． 在编程方式上 , CPLD 主要是基于 E2PROM 或 FLASH 存储器编程 ,编程次数可达 1 万次 ,优点是系统断电时编程信息也不丢失。 CPLD 又可分为在编程器上编程和在系统编程两类。 FPGA 大部分是基于 SRAM 编程 ,编程信息在系统断电时丢失 ,每次上电时 ,需从器件外部将编程数据重新写入 SRAM 中。 其优点是可以编程任意次 ,可在工作中快速编程 ,从而实现板级和系统级的动态配置。 8． CPLD 保 密性好 , FPGA 保密性差。 9． 一般情况下 , FPGA 的功耗要比 CPLD 大 ,且集成度越高越明显 [5]。 国内外研究现状 过去几年时间里，可编程逻辑供应商取得了巨大的技术进步，以致现在PLD 被众多设计人员视为是逻辑解决方案的当然之选。 能够实现这一点的重要 xx 大学学士学位论文 5 原因之一是像赛灵思这样的 PLD 供应商是 “无晶圆制造厂 ”企业，并不直接拥有芯片制造工厂，赛灵思将芯片制造工作外包给联华电子（ UMC）和东芝，他们是芯片制造行业的领导厂商。 这一策略使赛灵思可以集中精力设计新产品结构、软件工具和 IP 核心，同时还可以利用最先进 的半导体制造工艺技术。 先进的工艺技术在一系列关键领域为 PLD 提供了帮助：更快的性能、集成更多功能、降低功耗和成本等。 目前赛灵思提供采用先进的 90nm 和 65nm 工艺生产的可编程逻辑器件，它们都是业界最领先的工艺。 例如，仅仅数年前，最大规模的 FPGA 器件也仅仅为数万系统门，工作在40 MHz。 过去的 FPGA 也相对较贵，当时最先进的 FPGA 器件大约要 150 美元。 然而，今天具有最先进特性的 FPGA 可提供百万门的逻辑容量、工作300 MHz，成本低至不到 10 美元，并且还提供了更高水平的集成特性，如处理器和存储器。 同样重要的是， PLD 现在有越来越多的核心技术（ IP）库的支持 用户可利用这些预定义和预测试的软件模块在 PLD 内迅速实现系统功能。 IP 核心包括从复杂数字信号处理算法和存储器控制器直到总线接口和成熟的软件微处理器在内的一切。 此类 IP 核心为客户节约了大量时间和费用，否则，用户可能需要数月的时间才能实现这些功能，而且还会进一步延迟产品推向市间 [6]。 本文主要内容 本 文首先介绍了 FPGA 相关的背景知识以及 FPGA 的基本结构和工 作原理， 阐述 了 数字系统的构造方法和流程，从而为应用 FPGA 构建数字系统 打下基础。 同时 具体介绍 了 构成电子钟 主要 功能模 块特性与功能，在此基础上给出电子钟系统的 设计 方法和 设计 过程，这其中包括电子钟的总体框图架构，各模块的模拟仿真及其分析。 最后， 结合 此次设计的 亲身 经历 ，对 FPGA 技术进行简单的总结。 xx 大学学士学位论文 6 第 2 章 FPGA 基本结构 及数字系统设计 原理 自 1985 年 Xilinx 公司推出第一片现场可编程逻辑门阵列即 FPGA 至今，FPGA 已经经历了 20 余年的发展历史。 在这 20 多年的发展过程中，以 FPGA为代表的数字系统现场集成技术取得了惊人发展： FPGA 从最初的 1200 个可利用门，发展到 20 世纪 90 年代的 25 万个可利用门，进入 20xx 年以后，国际上著名的 FPGA 厂商 Altera 公司和 Xilinx 公司相继推出了数百万个可利用门的单片 FPGA 芯片，将 FPGA 的集成度提高到了一个新的水 平。 FPGA 的基本结构及工作原理 FPGA 的基本结构由 6 部分组成，分别为可编程输入 /输出单元、基本可编程逻辑单元、嵌入式块 RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等 ， FPGA 的基本结构 图 如图 21 所示。 可编程 I/O 单元 嵌入式 RAM 基本可编程逻辑单元 内嵌专用内核 底层嵌入 功能单元 布线资源 图 21 FPGA 的基本结构 xx 大学学士学位论文 7 每个单元简介如下： ． 可编程输入 /输出单元（ I/O 单元） 目前大多数 FPGA 的 I/O 单元被设计为可编程模式，即通过软件的灵活配置，可适应不同的电器标准与 I/O 物理特性；可以调整匹配阻抗特性，上下拉电阻；可以调整输出驱动电流的大小等。 ． 基本可编程逻辑单元 FPGA 的基本可编程逻 辑单元是由查找表（ LUT）和寄存器（ Register）组成的，查找表完成纯组合逻辑功能。 FPGA 内部寄存器可配置为带同步 /异步复位和置位、时钟使能的触发器，也可以配置成为锁存器。 FPGA 一般依赖寄存器完成同步时序逻辑设计。 一般来说，比较经典的基本可编程单元的配置是一个寄存器加一个查找表，但不同厂商的寄存器和查找表的内部结构有一定的差异，而且寄存器和查找表的组合模式也不同。 学习底层配置单元的 LUT 和 Register 比率的一个重要意义在于器件选型和规模估算。 由于 FPGA 内部除了基本可编程逻辑单元外，还有嵌入式 的 RAM、PLL 或者是 DLL，专用的 Hard IP Core 等，这些模块也能等效出一定规模的系统门，所以简单科学的方法是用器件的 Register 或 LUT 的数量衡量。 3． 嵌入式块 RAM 目前大多数 FPGA 都有内嵌的块 RAM。 嵌入式块 RAM 可以配置为单端口RAM、双端口 RAM、伪双端口 RAM、 CAM、 FIFO 等存储结构。 CAM，即为内容地址存储器。 写入 CAM 的数据会和其内部存储的每一个数据进行比较，并返回与端口数据相同的所有内部数据的地址。 简单的说，RAM 是一种写地址，读数据的存储单元； CAM 与 RAM 恰 恰相反。 除了块 RAM， Xilinx 和 Lattice 的 FPGA 还可以灵活地将 LUT 配置成RAM、 ROM、 FIFO 等存储结构。 4． 丰富的布线资源 布线资源连通 FPGA 内部所有单元，连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。 布线资源的划分： (1) 全局性的专用布线资源：以完成器件内部的全局时钟和全局复位 /置位的布线； (2) 长线资源：用以完成器件 Bank 间的一些高速信号和一些第二全局时钟信号的布线。 (3) 短线资源：用来完成基本逻辑单元间的逻辑互连与布线； 其他：在逻 辑单元内部还有着各种布线资源和专用时钟、复位等控制信号线。 由于在设计过程中，往往由布局布线器自动根据输入的逻辑网表的拓扑结构和约束条件选择可用的布线资源连通所用的底层单元模块，所以常常忽略布线资源。 其实布线资源的优化与使用和实现结果有直接关系。 底层嵌入功能单元 [7] xx 大学学士学位论文 8 基于查找表结构的 FPGA 查找表（ LookUpTable)简称为 LUT， LUT 本质上就是一个 RAM。 目前FPGA 中多使用 4 输入的 LUT，所以每一个 LUT 可以看成一个有 4 位地址线的16x1 的 RAM。 当用户 通过原理图或 HDL 语言描述了 一个逻辑电路，PLD/FPGA 开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入 RAM， 这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。 基于查找表（ LUT）的 FPGA 的结构如图 22 所示。 进位和控制逻辑查找表1 11 41 31 2G 1G 2G 3G 4查找表1 11 41 31 2F 1F 2F 3F 4进位和控制逻辑QC KRSDE CQC KRSDE CF 5 I NC I NC L KC I NC L KC EC O U TYY BX BXY QX QD 触 发器D 触 发器 图 22 基于查找表（ LUT）的 FPGA 的结构 查找表结构的 FPGA逻辑实现原理 由于 LUT 主要适合 SRAM 工艺生产，所以目前大部分 FPGA 都是基于 SRAM工艺的，而 SRAM 工艺的芯片在掉电后信息就会丢失，一定需要外加一片专用 xx 大学学士学位论文 9 配置芯片，在上电的时候，由这个专用配置芯片把数据加载到 FPGA 中，然后FPGA 就可以正常工作，由于配置时间很短，不会影响系统正常工作。 也有少数 FPGA 采用反熔丝或 Flash 工艺，对这种 FPGA，就不需要外加专用的配置芯片。 以 图 23 电路 所示。 图 23 FPGA 逻辑实现原理 A,B,C,D 由 FPGA 芯片的管脚输入后进入可编程连线，然后作为地址线连到到 LUT， LUT 中已经事先写入了所有可能的逻辑结果，通过地址查找到相应的数据然后输出，这样组合逻辑就 实现了。 该电路中 D 触发器是直接利用 LUT后面 D 触发器来实现。 时钟信号 CLK 由 I/O 脚输入后进入芯片内部的时钟专用通道，直接连接到触发器的时钟端。 触发器的输出与 I/O 脚相连，把结果输出到芯片管脚。 这样 PLD 就完成了图 23 所示电路的功能。 （以上这些步骤都是由软件自动完成的，不需要人为干预） 这个电路是一个很简单的例子，只需要一个 LUT 加上一个触发器就可以完成。 对于一个 LUT 无法完成的 电路，就需要通过进位逻辑将多个单元相连，这样 FPGA 就可以实现复杂的逻辑 [8]。 FPGA 的工作原理 FPGA 中实 现各种组合逻辑功能的原理是，通过对各存储器单元的编程，来控制门阵列中的开与关，从而实现不同的逻辑功能。 编程过程实际上是对个存储单元写入数据的过程，这些数据也称为编程数据。 存储单元中的编。