智能客车超载检测系统设计(编辑修改稿)

智能客车超载检测系统设计(编辑修改稿)内容摘要：

测物体 8 脉宽调制电路 、 振荡电路 、 高输入阻抗电路。 红外传感器采用 E3FDS30C4 型光电开关，该传感器为漫反射式光电开关，漫反射式光电开关发出的光线需要经检测物表面 才能反射回漫反射开关的接受器 ， 所以检测距离和被检测物体的表面反射率将决定接受器接收到光线的强度。 粗糙的表面反射回的光线强度必将小于光滑表面反射回的强度 ， 而且被检测物体的表面必须垂直于光电开关的发射光线。 当无检测物体时 ， 常开型的光电开关所接通的负载由于光电开关内部的输出晶体管的截止而不工作 ， 当检测到物体时晶体管导通 ， 负载得电工作。 该传感器探测距离为 380cm，根据实际需要把车门两个传感器的探测距离调整为 40cm。 在 该 系统的设计中，传感器单元的功能是检测乘客经过车门的动作信号， 但是对乘客的具体上、下车的动作不能作出判断，因而采用方向识别电路对传感器的输出信号进行区分、判断就成为了一个必要的环节。 在本课题的设计中，反射式红 外传感器安装在客车车门附近，其具体安置方法如图所示。 图 检测传感器 安放 图 本 系统 对方向识别电路的设计采用了双 D触发器，实现了对乘客方向的 识 别。 方向识别电路如图所示。 上车 方向 车 门 传感器 1 传感器 2 下车 方向 车厢内 车厢外 9 图 辨别方向电路图 R1 /Q1 CLK1 Q1 D1 S1 D2 S2 Q2 CLK2 /Q2 R2 传感器 1 传感器 2 INT1 INT0 74F06 74F06 74F06 74F06 +5V 10 图 辨别方向 DXP 电路图 如图 所示，将 双 D 触发器的复位端分别与 7406 相连。 由于双 D 触发器的置位端为低电平有效，将置位端接 +5V 电压，从而对置位信号进行屏蔽。 将 D 触发器的Q端与 Q 端连接起来，这样 D触发器的特征方程为 nQD。 当时钟信号 CLK=0 时， D触发器的 Q 端和 Q 端保持逻辑状态不变；当 CLK=1 时，即 D 触 发器时钟信号的上升沿到达时， Q 端和 Q 端的状态要进行翻转，转变成相反的逻辑状态。 其特性表如表 所示。 表 边沿触发器特性表 当没有乘客经过车门时，传感器 2 均输出为高电平 ,经 74F06 反相处理后，输出为低电平。 触发器的复位端和置位端为低电平有效， 在本设计中对触发器的置位端接入 +5V 进行屏蔽。 在没有乘客上车时，两个 D 触发器的时钟信号 CLK CLK2均等于 0, 1Q =0, 2Q =0,D1=0,D2=0。 如图 ，当有乘客上车时，乘客先经过 1号传感器，此时传感器 1 输出信号为低电平，经第一个 74F06 后变为高电平，CLK1=0,CLK2=1； D1=0， D2=1； 1Q =0， 2Q =1,即 2Q 的状态发生翻转。 当乘客离开 1号传感器时，由于此时 CLK1=0, D1=0,R1=1， D1 触发器的 1Q 和 1Q 端状态将会保持不变， CLK2=0, R2=1, 2Q =1 也 保持为高电平状态。 当乘客进入 2 号传感器的检测范围时，传感器 2 输出信号为低电平，这样 CLK1=1， CLK2=0； D1=1， D2=1； R1=1，R2=0； 2Q 和 2Q 逻辑状态要进行翻转 2Q =0， 1Q 的状态仍保持不变。 在上车这一过程中，只有 2Q 和 2Q 状态发生了变化，从低电平变为高电平再变为低电平。 这样就产生了一个可由单片机 T0 端识别的脉冲信号。 根据本电 路的设计， T0 端为乘客上车动作信号的输入端，从而实现了辨别乘客运动方向的功能。 同理，当乘客下车时也会产生一个相应的脉冲信号接入 T1端，在本设计中 T1端是乘客下车动作信号的输入端。 双 D 触发器 在电子技术中， N/2(N 为奇数 )分频电路有着重要的应用，对一个特定的输入频率，要经 N/2 分频后才能得到所需要的输出，这就要求电路具有 N/2 的非整数倍的分C R S D 1nQ 0 1 0 1 0 1 ↓ 0 1 nQ ↑ 1 1 0 0 ↑ 1 1 1 1 11 频功能。 CD4013 是双 D触发器，在以 CD4013 为主组成的若干个二分频电路的基础上，加上异或门等反馈控制，即可很方便地组成 N/2 分频电路。 工作原理 : SD 和 RD 接至基本 RS 触发器的输入端，它们分别是预置和清零端，低电平有效。 当 SD=0 且 RD=1 时 ,不论输入端 D 为何种状态，都会使 Q=1， Q=0，即触发器置 1；当SD=1 且 RD=0 时，触发器的状态为 0,SD 和 RD 通常又称为直接置 1和置 0端。 我们设它们均已加入了高电平，不影响电路的工作。 工作过程如下： (1)CP=0 时，与非门 G3和 G4 封锁，其输出 Q3=Q4=1，触发器的状态不变。 同时，由于 Q3至 Q5 和 Q4至 Q6 的反馈信号将这两个门打开，因此可接收输入信号 D， Q5=D，Q6=Q5=D。 (2)当 CP 由 0 变 1时触发器翻转。 这时 G3和 G4 打开，它们的输入 Q3和 Q4 的状态由 G5和 G6 的输出状态决定。 Q3=Q5=D， Q4=Q6=D。 由基本 RS 触发器的逻辑功能可知， Q=D。 (3)触发器翻转后，在 CP=1 时输入信号被封锁。 这是因为 G3 和 G4 打开后，它们的输出 Q3 和 Q4的状态是互补的 ,即必定有一个是 0，若 Q3 为 0，则经 G3输出至 G5输入的反馈线将 G5封锁，即封锁了 D通往基本 RS 触发器的路径；该反馈线起到了使触发器维持在 0状态和阻止触发器变为 1状态的作用 ,故该反馈线称为置 0维持线 ,置 1阻塞线。 Q4为 0 时， 将 G3和 G6 封锁， D端通往基本 RS 触发器的路径也被封锁。 Q4 输出端至 G6反馈线起到使触发器维持在 1状态的作用，称作置 1 维持线； Q4 输出至 G3 输入的反馈线起到阻止触发器置 0 的作用 ,称为置 0阻塞线。 因此，该触发器常称为维持 阻塞触发器。 总之，该触发器是在 CP 正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁 ,三步都是在正跳沿后完成，所以有边沿触发器之称。 与主从触发器相比 ,同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。 脉冲特性 : (1)建立时间 :由于 CP信号是加到门 G3和 G4上的 ,因而在 CP上升沿到达之前门 G5 和 G6 输出端的状态必须稳定地建立起来。 输入信号到达 D 端以后，要经过一级门电路的传输延迟时间 G5 的输出状态才能建立起来 ,而 G6 的输出状态需要经过两级门电路的传输延迟时间才能建立 ,因此 D端的输入信号必须先于 CP 的上升沿到达，而且建立时间应满足： tset≥ 2tpd。 (2)保持时间：为实现边沿触发 ,应保证 CP=1 期间门 G6 的输出状态不变 ,不受 D端状态变化的影响。 为此，在 D=0 的情况下，当 CP上升沿到达以后还要等门 G4 输出的低电平返回到门 G6 的输入端以后 ,D端的低电平才允许改变。 因此输入 低电平信号的保持时间为 tHL≥ tpd。 在 D=1 的情况下，由于 CP 上升沿到达后 G3的输出将 G4封锁，所以不要求输入信号继续保持不变 ,故输入高电平信号的保持时间 tHH=0。 (3)传输延迟时间：从 CP 上升沿到达时开始计算 ,输出由高电平变为低电平的传 12 输延迟时间 tPHL 和由低电平变为高电平的传输延迟时间 tPLH 分别是 :tPHL=3tpd tPLH=2tpd (4)最高时钟频率：为保证由门 G1～ G4组成的同步 RS触发器能可靠地翻转， CP高电平的持续时间应大于 tPHL,所以时钟信号高电平的宽度 tWH 应大于 tPHL。 而为了在下一个 CP 上升沿到达之前确保门 G5 和 G6新的输出 电平得以稳定地建立， CP低电平的持续时间不应小于门 G4 的传输延迟时间和 tset 之和，即时钟信号低电平的宽度 tWL≥ tset+tpd. 7406 芯片 六高压输出反相缓冲器 /驱动器（ OC， 30V） 简要说明 ： 54/7406 为集电极开路输出的六组反相驱动器，其主要电特性的典型值如下 表 7406 电特性 1A— 6A 输入端 1Y— 6Y 输出端 图 双列直插封装 工作原理： 集成运放有同相输入端和反相输入端，同向和反向是指运放输入电压和输出电低电平到高延时 高到底延时 Pd 10ns 15ns 155mW 13 压的相位关系。 由于电路要求，应采用集成运放的反相输入端，输入电压 Ui 通过 R作用到集成运放的反相输入端，所以会得到 Uo 与 Ui 反相，同相输入端通过 R’接地， R’为补偿电阻，可以来保证集成运放输入级差分放大电路的对称性。 电路通过电阻 Rf 引入负反馈。 因为数模转换器输出的是负电压，所以设置反相电路可以将其转换为正电压。 单片机最小系统的设计 单片机的选择 单片机 模块主要用来 实现对上、下车人数的加、减计数。 单片机模块在设计中，考虑到系统中的程序量和数据量较少，需要 I/O 口资源也相对较少， AT2MEL 公司的AT89C51 芯片的资源就能很好的满足系统的需求，所以在系统设计中采用了 MCS51系列单片机 AT89C51 芯片的最小系统来实现。 我们选用 ATMEL 公司 89 系类的标准型单片机 AT89C51,AT89C51 是一种低功耗、高性能的 8位单片机，片内带有一个 4K 字节的 FLASH 可编程可擦除只读存储器 (EPROM),它采用了 CMOS 工艺和 ATMEL 公司的高密度非易失性存储器 (NURAM)技术，而且其输出引脚和指令系统都与 MCS51 兼容。 另外， AT89C51 还具有 MCS51系类单片机的所有优点。 128*8 位内部 RAM， 32 位双向输入输出线，两个十六位定时 /计时器， 5 个中断源，两级中断优先级，一个全双工异步串行口及时钟发生器等。 片内的 FLASH 存储器允许在系统内改编程序或用常规的非易失性存储器来编程。 因此 AT89C51 是一种功能强、灵活性高且价格合理的单片机，它可方便地应用在各个领域。 89C51 引 脚图如图所示。 VCC/EAALE/PSENRST(RXD)(TXD)(/INT0)(/INT1)(T0)(T1)(/WR)(/RD)XTAL1XTAL2GND89C5189C51 图 AT89C51 芯片引脚图 14 下面介绍 89C51 的主要 引 脚功能如下 ： (1)VCC（ 40）：电源 +5V； (2)VSS（ 20）：接地； (3)P0 口（ 3239）：双向 I/O 口，既可作低 8 位地址和 8 位数据总线使用，也可作普通 I/O 口； (4)P3 口（ 1017）：多用途端口，既可作普通 I/O 口，也可按每位定义的第二功能操作； (5)P2 口（ 2128）：既可作高 8位地址总线，也可作普通 I/O 口； (6)P1 口（ 18）： 准双向通用 I/O 口； (7)PSEN：内外程序存储器选择线； (8)XTAL1（ 19）和 XTAL2（ 18）：外接石英晶体振荡器； (9)RST（ 9）：复 位信号输入端，高电平有效； (10)ALE/PROG（ 30）：地址锁存允许信号； (11)EA （ 31）：内、外程序存储器控制端； 由于本 系统 需要用到单片机内部的计数器，所以在这里有必要介绍定时 /计数器的工作原理，定时 /计数器的结构图如图所示。 图 定时 /计数器的结构原理图 15 从定时 /计数器的结构图中我们可以看出， 16 位的定时 /计数器分别由两个 8 位专用寄存器组成，即： T0 由 TH0 和 TL0 构成； T1 由 TH1 和 TL1 构成。 其访问地址依次为 8AH8DH。 每个寄存器均可单独访问。 这些寄存器是用于存放定时或计数初值的。 此外，其内部还有一个 8位的定时器方式寄存器 TMOD 和一个 8 位的定时控制寄存器 TCON。 这些寄存器之间是通过内部总线和控制逻辑电路连接起来的。 TMOD 主要是用于选定定时器的工作方式； TCON 主要是用于控制定时器的启动停止，此外 TCON还可以保存 T0、 T1的溢出和中断标志。 当定时 /计数器用作计数器时，计数脉冲来自相应的外部输入引脚 T0 或 T1。 当。