低功耗逐次逼近模数转换器的研究与设计论文(编辑修改稿)

低功耗逐次逼近模数转换器的研究与设计论文(编辑修改稿)内容摘要：

core，用作微处理辅助 ADC 接口的 IP 核主要是逐次逼近结构。 研究工作主要内容 本研究工作旨在设计一款应用于微处理器接口的 低功耗 逐次逼近 ADC，它采用单端输入，工作在 电源电压下，转换精度 为 12 位 ，采样率 为 500kS/s，并且带有 省电（ power down） 模式。 研究工作大体包括以下几个方面： 了解逐次逼近 ADC 的工作原理、典型结构、发展历史与国内外的研究现状； 研究逐次逼近 ADC 的三个核心模块： DAC、比较器与数字控制部分； 设计逐次逼近 ADC 的模拟部分，包括 DAC、比较器、偏置电路、模拟缓冲级 等，进行前仿真、版图设计、后仿真等 模拟集成电路设计 流程； 第 1 章 引言 3 使用 verilog 硬件描述语言 对数字控制部分进行 RTL 代码描述，进行前仿真、综合、后仿真、布局布线等 数字集成电路设计 流程； 利用 Cadence spectreVerilog 仿真器对整 个芯片进行数模混合仿真。 模拟部分版图与数字部分版图的拼接，整体版图的设计，流片。 电源 PCB 板与逐次逼近 ADC 测试 PCB 板的设计。 逐次逼近 ADC 的测试与分析。 论文各部分主要内容 第 2 章 介绍逐次逼近 ADC 的工作原理、典型结构与国内外发展现状； 第 3 章 讨论关键模块 DAC 的设计，给出电路结构与仿真结果； 第 4 章 研究关键模块比较器， 分析 电路结构与仿真结果； 第 5 章 论述数字控制部分的功能，列出 verilog 代码与仿真结果； 第 6 章 描述数模混合仿真流程以及整体芯片仿真结果； 第 7 章 阐述测试过 程，并对测试结果进行分析； 第 8 章 总结研究工作，并对未来工作进行展望。 第 2 章 逐次逼近 ADC 概述 4 第 2 章 逐次逼近 ADC 概述 逐次逼近 ADC 的工作原理 逐次逼近 ADC 的基本结构如图 所示，主要由 采样 /保持电路、 DAC、比较器、 数字控制部分和其他模拟电路组 成，核心是 DAC、比较器和 数字控制部分。 采 样 / 保 持比较器数 字 控 制 部 分其 他 模 拟 电 路D A CV i nV r e fC L KO U TS A R 图 逐次 逼近 ADC 的基本结构 逐次逼近 ADC 使用二进制搜索算法 使 DAC 的输出 逐次逼近输入的模拟信号， 对于 N 位逐次逼近 ADC 至少需要 N 个转换周期。 其大致工作过程如下：首先模拟输入 信号 Vin 被采样保持，送入比较器的一端，然后 数字控制部分将 逐次逼近寄存器（ SAR） 最高位（ MSB）预置 1，其他位全部清零， DAC 在 Vref和 SAR 的控制下输出 1/2 Vref 送入比较器的另一端。 如果 Vin 1/2 Vref，那么比较器输出 1， SAR 最高位定为 1；否则，如果 Vin 1/2 Vref，那么比较器输出0， SAR 最高位定为 0。 这样， 逐次逼近 ADC 的最高位就确定了，下面再确定次高位，即先预置 SAR 次高位为 1，如果前一个转换周期确定的 MSB = 1，那么此时 DAC 输出 3/4 Vref， Vin 与 3/4 Vref比较大小，从而确定 SAR 次高位；如果前一个转换周期确定的 MSB = 0，那么此时 DAC 输出 1/4 Vref， Vin 与 1/4 Vref比较大小，从而确定 SAR 次高位。 依此类推，直到 SAR 的最低位确定为止，第 2 章 逐次逼近 ADC 概述 5 这样 SAR 的值即 逐次逼近 ADC 的最终输出。 188。 V r e f189。 V r e f190。 V r e fV r e fVD A CtV i nb i t 2 = 1 b i t 1 = 0 b i t 0 = 0 图 3 位逐次逼近 ADC 的 DAC 输出电压 图 是一个 3 位逐次逼近 ADC 逐次逼近 过程中 DAC 输出电压的示意图 ，X 轴表示时间， Y 轴表示 DAC 输出电压。 第一个转换周期， SAR 置为 100， DAC输出 1/2 Vref，由于 Vin 1/2 Vref，所以 bit2 = 1；第二个转换周期， SAR 置为110， DAC 输出 3/4 Vref，由于 Vin 3/4 Vref，所以 bit1 = 0；第三个转换周期，SAR 置为 101， DAC 输出 5/8 Vref，由于 Vin 5/8 Vref，所以 bit0 = 0；最终 转换结果（即 SAR 的值 ） 为 100。 逐次逼近 ADC 的典型结构 逐次逼近 ADC 的原理比较简单，但是 具体实现结构 多种多样，每种 结构 都各有优劣。 按照 逐次逼近 ADC 结构中 DAC 的工作原理，大致可以将 逐次逼近ADC 分 成 三种：电压定标、电流定标、电荷定标， 下面分别予以讨论。 电压定标型逐次逼近 ADC 电压定标型逐次逼近 ADC 出现最早，工作原理最简单。 如图 所示 [6]，将一个等值电阻串（ R0 = R1 = „ = R2N1）放置在参考电压 Vref和地之间，每个电阻的端点电压都由开关（ S0、 S„、 S2N1）引出作为分段参考电压，通过开关控制就可以按照二进制搜索算法将相应的分段参考电压送到比较器了。 第 2 章 逐次逼近 ADC 概述 6 V re fV o u tS0S1S2S3S2N2S2N1R0R1R2R2N2R2N1 图 电阻串 DAC 图 的 电阻串 DAC 输出电容比较大，而且开关控制信号线数量庞大， N位 DAC 需要 2N 条单独的开关控制信号线，因 此常常使用开关树的结构，如图 所示 [6]。 使用开关树结构后， 虽然开关数 量 变多了，但是 DAC 的输出电容变小了，而且开关控制信号线数量 也减少了 ， N 位 DAC 只需要 N 条单独的开关控制信号线 ， 不过 开关的馈通效应可能会引入失调电压。 V r e fR0R1R2R2N 2R2N 1R2N 4R2N 30D0000D00D01111„ „„„„V o u t N1DN1D 图 使用开关树的电阻串 DAC 由电阻串 DAC 组成的电压定标型 逐次逼近 ADC，最大的优势是能够保证良好的单调性，得到了工业应用 [7]，但对于 N 位 逐次逼近 ADC 需要 2N 个单位电第 2 章 逐次逼近 ADC 概述 7 阻，随着位数的增多，单位电阻和开关呈指数增加，例如，对于 8 位这种类型的 逐次逼近 ADC，就需要 256 个单 位电阻和 510 个开关，这么多单元所占芯片面积是可观的。 电流定标型逐次逼近 ADC 电流定标也是早期常见的一种类型，它是利用二进制加权的电流，配合开关实现二进制搜索算法的。 常见的电流定标 型逐次逼近 ADC 又可以分为两种，一种使用二进制加权的电流源阵列，一种使用 R2R 阶梯。 使用二进制加权电流源阵列的 逐次逼近 ADC 如图 所示 [8]，它使用 等效宽长比为二进制加权的 MOS 管组成的二进制加权的电流源阵列，可以通过电流比较器将输入电压转换成电流，然后与这些电流源的组合电流进行比较，也可以将这些电流源的 组合电流转换成相应电压，然后与输入电压通过电压比较器进行比较。 使用 MOS 管组成的这种结构，由于使用了电流开关，所以转换速度较 快，但是 MOS 管的阈值电压变化较大， MOS 管参数的匹配误差会影响二进制加权电流 源 的匹配，给 逐次逼近 ADC 带来了较大的精度误差。 运放1 1 1 1 1 1 1 1+VD DVS SV r e fR r e f逐 次 逼 近 逻 辑比较器+R i nV i nM S BL S B数字输出1 6 1 3 2 11 6 18 1 4 12 1 1 14 1 / 8 2 1 / 8 图 二进制加权电流源阵列逐次逼近 ADC 使用 R2R 阶梯的 逐次逼近 ADC 如图 所示，它利用 R2R 阶梯中任一节点 看进去的 阻值恒为 R 这一性质，通过参考电压 Vref产生一组二进制加权的电流， 由开关选择得到组合， 然后通过反馈电阻 Rf 得到相应的电压。 第 2 章 逐次逼近 ADC 概述 8 运放V r e fV o u tR fRR R2 R2 R2 R2 R2 RSN 1SN 2SN 3S0DN 1( M S B )DN 2DN 2D0( L S B ) 图 R2R 阶梯 逐次逼近 ADC 然而，开关导通电阻并不为零，这样 R2R 阶梯就存在 匹配 误差。 为了消除开关导通电阻的影响，可以加入冗余开关，如图 所示 [6]。 R2 R 2 R2 RΔ R Δ R Δ RΔ R / 2冗 余 开 关 ( 常 闭 合 ) 图 使用冗余开关减小 R2R 阶梯匹配误差 使用 R2R 阶梯的电流定标 型逐次逼近 ADC，可以在低电压供电的情况下正常工作。 但 MOS 工艺的电阻匹配精度较差，尽管可以使用温度计编码降低对电阻匹配精度的要求 [9]，但是电阻阻值受温度影响较大，容易引入 非线性 误差。 这种结构在双极型工艺中使用较多。 电荷定标型逐次逼近 ADC 电荷定标 型逐次逼近 ADC 是目前应用较 多 的一种类型，它 利 用电容 通过 电荷再分配 完成二进制搜索算法 ，因此功耗一般比较小，而且不需要额外的采样保持电路。 按照电容的组织方式， 可以 分为并行电容方式和串行电容方式。 并行电容方式一般 多 指使用二进制加权电容阵列的 逐次逼近 ADC，它的基本单元有二进制加权的电容阵列、 1 个与 LSB 电容等值的 冗余 电容、开关和比较器，下面以 8 位 并行电容方式的 逐次逼近 ADC 为例说明工作原理。 并行电容结构 逐次逼近 ADC 的 转换过程大致可以分为三步。 第一步是采样第 2 章 逐次逼近 ADC 概述 9 模式 （ 图 ），所有电容的上极板连接到地 ，下极板连接到输入电压，这样电 V i n V r e f比较器1 2 8 C6 4 C3 2 C1 6 C8 CC c = CC2 C4 CS8S7S6S5S4S3S2S1S0SG N DSI NXQX= 2 5 6 C V i nVX= 0+ 图 采样模式 容上 极板存储了与输入电压 Vin 成正比的电荷 Qx = 256CVin。 第二步是保持模式（图 ） ，上极板接地的开关断开，下极板接地，这样上极板的电压变成 Vx = V i n V r e f比较器1 2 8 C6 4 C3 2 C1 6 C8 CC c = CC2 C4 CS8S7S6S5S4S3S2S1S0SG N DSI NXQX= 2 5 6 C V i nVX= V i n+ 图 保持模式 Vin。 第三步是再分配模式 （ 图 ）：首先测试最高位（ MSB），即先将最大电容的下极板连接到参考电压 Vref，这时候的等效电路即是两个等值电容串联组成的分压器，这个操作使得 Vx 增加了 1/2 Vref，即 Vx = Vin + 1/2 Vref。 如果Vx 0，即 Vin 1/2 Vref，那么比较器输出 0， MSB = 1；如果 Vx 0，即 Vin 1/2 Vref，那么比较器输出 1， MSB = 0。 如果 比较器输出 1， 还需要将开关 S1接 回到 地。 相似的，次高位的测试可以通过将次高位对应的电容下极板连接到Vref来实现，这会使 Vx 增加 1/4 Vref，即 Vx = Vin + D7 * 1/2 Vref + 1/4 Vref。 第 2 章 逐次逼近 ADC 概述 10 依此类推，转换过程直到最低位（ LSB）确定为止，这样上极板 256CVin 的电荷就被再分配到数值为 1 的位对应的电容上了 [10]。 V i n V r e f比较器1 2 8 C6 4 C3 2 C1 6 C8 CC c = CC2 C4 CS8S7S6S5S4S3S2S1S0SG N DSI N。