基于fpga的时间数字转换器设计_学士学位论文(编辑修改稿)

基于fpga的时间数字转换器设计_学士学位论文(编辑修改稿)内容摘要：

字转换器，可将得到的与时间间隔成正比的电压 Vcap 转换成数字量。 采用这种方法式，可以做出分辨率很高的时间数字转换器。 然而电流积分点对噪声的敏感度高，且动态范围不够大。 由于电容所能达到的最大电压是确定的，如果要增加测量的动态范围，唯一的途径就是通过减小充电电流或增大电容来改变测量的比例常数。 但是单纯的增大电容和减小充电电流不仅受噪声的影响大，而且受电容制作工艺的限制，误差也将增大。 图 22 电流积分法示意图 Tref t1 t0 0 T0 t2 t3 T1 CLK stop start Reset I C start ADC stop 第二章 时间 数字转换技术研究与分析 6 门延迟法 近年来，由于 CMOS 的发展，门时间延迟可达皮秒级别。 门延迟法的电路通常由一系列的非门组成延迟线，利用锁存器的锁存功能，实现对时间间隔的测量。 其中每一个非门都具有相同的时延，将若干个非门串接后，组成一条延迟线。 起始信号 start 经延迟门传播，当 stop 信号到来时，在经过若干个延迟门之后被锁存。 由此可以计算出 start 信号与 stop 信号之间的时间间隔。 由于门延迟的延迟级别可达到皮秒级别，采用这种方法能完成很高分辨率 （皮秒级）的时间间隔测量，但是其缺点是不能完成很大的时间 间隔测量。 FPGA 法 近几年来，可编程 ASIC 技术得到迅速发展，特别是 FPGA 的发展尤为显著。 FPGA 是 Field Programmable Gate Array 的缩写，即现场可编程逻辑器件。 目前有些 FPGA 已经达到 ASIC 工艺水平，具有很高的密度，能在高速的片上时钟 下工作。 其缺点是集成度很高，可移植性也随着降低。 然而，借助 FPGA 对 TDC进行设计不仅能保证很高的分辨率，而且还能向高集成度、低功耗、低成本方向发展。 同时，由于 FPGA 电路设计还具有成本低、工艺简单且设计难度小等鲜明的优点，使得越来越多的电路设计人员都选择它作为实现电路设计的目标。 正是基于 FPGA 实现法具有的优点，本设计决定采用基于 FPGA 实现 TDC 的设计方案。 小结 在上文论述中可以发现，采用数字计数器的方法实现的 TDC 虽然能测量较大范围的时间间隔，然而却只能单纯的靠提高晶振来实现分辨率的提高，这就直接加大了研发成本，且可行性小。 同时，采用门延迟法对时间间隔进行测量也具有自身的优缺点。 这种方法可以实现分辨率达 1ns 的时间测量，但在测量范围上也具有很大的局限性，不能 对大范围的时间间隔进行测量。 如何实现一个在保证很高分辨率的情况下，又能测量较大范围的时间间隔的时间 数字转换器。 这成为了一个十分有意义的课题。 本设计基于这个设计思想出发，同时采用数字计数器及门延迟技术，并基于 FPGA，设计出了一套既能满足较大范围内的时间间隔测量，又能保证非常高分辨率（ 1ns）的 TDC 系统。 第二章 时间 数字转换技术研究与分析 7 第三章 时间 数字转换系统的硬件设计 8 第三章 时间 数字转换系统的硬件设计 硬件系统总体设计 图 31 给出的是硬件系统的设计框图，设计以 FPGA 为核心，将各种功能的电子元件系统的设计到一起，最终完成时间 数字转换功能。 下面简单介绍一下各个模块的功能： （ 1） 电源：为系统供电，保证工作正常进行； （ 2） 开关： start 开关和 stop 开关可以控制产生起始信号和停止信号； （ 3） CLK：为系统提供晶振，其频率为 50MHz； （ 4） ROM：存储数据， FPGA 从 ROM 中读取所需要的数据进行计算； （ 5）管脚：作为一种输出单元，程序中设定 特定的管脚作为输出，可供其他元件从中获取有用的信息，如示波器等； （ 6）示波器：将示波器与 指定的管脚相连，可以得出设计结果所给出的波形，以对系统进行检测； （ 7）串口：通过串口，经 FPGA 处理后的数据可以被传输到如 PC 机、激光测距仪等其他计算器件，以实现各种与时间 数字转换相关的功能。 图 31 硬件系统总体设计图 开发板介绍 根据硬件设计的要求，本设计采用如图 32 所示的开发板。 FPGA ROM CLK 串口 PC 机 示波器 管脚 电源 start stop 第三章 时间 数字转换系统的硬件设计 9 图 32 开发板图 本开发板的核心为 EP2C5Q208C8N 芯片。 同时包含电源管理模块、 User LED、Reset 按钮、 50MHz 时钟、 Nor Flash、 SDRAM、扩展接口、 FPGAJTAG 接口以及 EPCS4 Config Device 等功能性模块。 开发板功能框图如图 33 所示。 本文将对开发板几个主要功能模块进行介绍。 图 33 开发板功能框图 （ 1）电源管理接口：本开发板上的 FPGA 芯片在单独使用时可接受 +5V 直流电电源管理模块 User LED Reset 按键 50MHz 时钟 Nor Flash SDRAM 扩展接口 EPCS4 Config Device Config Device FPGAJTAG接口 EP2C5Q208 第三章 时间 数字转换系统的硬件设计 10 压，电压适配器功率在 5V/1A 时最为理想。 当与其他模块共同工作时，芯片上的电源管理模块能将 5V 电压分别转换为其他模块所需的电压值。 （ 2） JTAG 调试接口：本接口既可以作为 FPGA 芯片的调试 /编程接口，又可以用于对其配置器件进行编程。 板上的 JTAG 调试接口有 10 个针孔插座，如图 34所示，每个针对应的信号都不同。 图 34JTAG 调试插座 表 1 给出了每个 JTAG 插座所对应的信号的定义。 表 1 JTAG 插座信号定义对应表 JTAG 插座 信号定义 1 TCK 2 GND 3 TDO 4 Vcc（ ） 5 TMS 6 / 7 / 8 TDI 9 GND 芯片介绍 FPGA 简介及 Cyclone Ⅱ EP2C5Q208C8N 芯片概述 FPGA 即现场可编程逻辑器件，它是在 PAL、 GAL、 CPLD 等可编程器件的基础上进一步发展的产物。 目前，全球知名的 FPGA 生产商有 Altera、 Xilinx、Actel 等公司。 下面给出了常用的三种 FPGA 芯片图片，如图 35。 1 3 5 7 10 9 2 4 6 8 第三章 时间 数字转换系统的硬件设计 11 图 35 FPGA 芯片图片 本设计所采用的 FPGA 芯片为 Cyclone Ⅱ EP2C5Q208C8N，它具有 4,608个 LES， 2 个高性能 PLL， 13 个 1818 硬件乘法器以及多达 142 个用户自定义IO。 同时，它还提供了大容量的 SDRAM 和 Flash ROM 等存储单元。 所配备的标准的 间距的扩展插座可以方便的提供给用户使用。 在电源方面，只需外接 DC5V 电源即可。 本芯片不论在性能上还是系统灵活性上都很突出，所以，它既适合于资深的硬件工程师，又能被初学者所快速掌握。 Cyclone Ⅱ EP2C5Q208C8N 芯片的特点 1. 系用双层 PCB 设计，高密度走线。 电源和时钟设计完善，性能稳定可靠、结构美观。 支持 FPGA 开发，提供引脚信息，预留 PLL 资源，支持扩展设计； 2. 该核心板配置有 Flash 和 SDRAM，是一块独立的 SOPC 最小系统板，支持 SOPC 及 基于 Nios II 软核处理器 的开发； 3. 核心板适合于产品原型的快速开发、学生参加各种电子设计大赛、学习FPGA 和 SOPC 设计技术等，亦可用于系统设计前期快速评估设计方案； 4. FPGA 的所有 I/O 口全部引出，均可用于扩展。 5. 性价比高， 针对学生用户定价，让更多的学生加入 FPGA 学习的行列。 FPGA 开发流程 FPGA 的设计包括软件设计和硬件设计两部分。 设计思想是从系统级到功能模块级的软、硬件协同设计。 FPGA 的设计流程如图 36 所示，一共包括 9 个模块。 下面分别对其中几个模块进行简要介绍。 功能定义和器件选型 对 FPGA 进行设计时，必须考虑到系统的功能定义以及模块的划分。 不同的模块所需的资源及工作速度各有不同，对各模块的器件选择也应不同。 在设计时，一般采用自上而下的设计方法：将一个整体的系统划分为若干个模块单元，每个第三章 时间 数字转换系统的硬件设计 12 模块单元又可以分为几个基本单元，如此划分下去，直到底层单元可以直接使用EDA 库为止。 设计输入 设计输入的方式一般有采用硬件描述语言和使用原理图输入等方法。 采用原理图输入的方法非常简单，且易于仿真，但是其维护难度大且效率低，并且可移植性差。 而采用硬件描述语言的设计优点突出，它与芯片的工艺无关，便于模块的划分和一直，输入效率高且具有很强的逻辑描述和仿真能力。 布局布线 布局布线的过程是利用工具将逻辑映射到目标器件的结构资源中，在布局布线时，可以选择最佳的逻辑布局，使系统高效率的完成设计目标。 图 36 FPGA 设计流程图 功能定义 /器件选型 设计输入 功能仿真 综合优化 综合后仿真 实现与布局布线 时序仿真 板级仿真与验证 芯片编程与调试 静态时序分析 逻辑仿真器 逻辑综合器 逻辑仿真器 FPGA 厂家工具 逻辑仿真器 第三章 时间 数字转换系统的硬件设计 13 Quartus II 仿真平台介绍 Quartus II 是一种可编程逻辑的设计环境，它具有强大的设计能力和直观易用的接口，为用户提供了一个完整的多平台的开发环境。 它包括 FPGA 设计阶段所需要的设计输入、逻辑综合、布局布线、时序分析、仿真和编程下载等解决方案。 借助 Quartus II 软件，用户可以方便的进行嵌入式软件开发以及实现对可编程逻辑器件的设计。 本文介绍了 Quartus II 软件的设计输入、项目的编译及项目的仿真。 设计输入 设计输入包括创建工程、建立图形设计文件、基于单元符号输入和进行宏功能模块的实例化等四个步骤。 （ 1）创建工程：一个 Quartus II 工程文件同时包含了设计文件、软件源文件以及完成其他相关操作时所需要的相关文件。 打开 Quartus II 软件后，在文件菜单中，点击 file，再选择 New Project Wizard（创建工程向导），会弹出如图 37所示的对话框。 在指定工程工作目录、工程名、顶层设计文件名，并为设计中所需要的文件、库、第三方 EDA 工具指定器件后，工程向导会给出一个总结，最终新工程创建完成。 图 37 工程创建向导对话框 （ 2）建立图形设计文件：在新工程被创建后，选择 file 中的 New，可以新建设计文件类型选择窗口。 点选 Device Design files 页面下的 Block Diagram/Schematic File， 点击 OK 即可进行图形设计文件输入。 （ 3）基本单元符号输入： Quartus II 软件可以为用户提供大量的基本单元符第三章 时间 数字转换系统的硬件设计 14 号和宏功能模块，设计者只需要在原理编辑器中直接调用即可。 （ 4）进行宏功能模块实例化：本功能可以帮助用户建立或修改包含自定义宏功能模块变量的设计文件。 项目编译 编译器可以对项目进行检查并完成逻辑综合。