基于eda的fpga的实验开发板的设计与程序调试课程设计报告(编辑修改稿)内容摘要：
: IN std_logic。 dataout : OUT std_logic_vector(7 DOWNTO 0)。 各段数据输出 en : OUT std_logic_vector(7 DOWNTO 0))。 COM 使能输出 END seg70。 ARCHITECTURE arch OF seg70 IS signal t_scan : std_logic_vector(15 downto 0 )。 signal data4 : std_logic_vector(3 downto 0)。 signal dataout_xhdl1 : std_logic_vector(7 downto 0)。 signal en_xhdl : std_logic_vector(7 downto 0)。 begin dataout=dataout_xhdl1。 en=en_xhdl。 process(clk,rst) begin if(rst=39。 039。 )then t_scan=0000000000000000。 elsif(clk39。 event and clk=39。 139。 )then t_scan=t_scan+1。 end if。 end process。 process(t_scan(15 downto 13)) begin case t_scan(15 downto 13) is when000= en_xhdl=11111110。 when001= en_xhdl=11111101。 when010= en_xhdl=11111011。 when011= en_xhdl=11110111。 when100= en_xhdl=11101111。 when101= en_xhdl=11011111。阅读剩余 0%
本站所有文章资讯、展示的图片素材等内容均为注册用户上传(部分报媒/平媒内容转载自网络合作媒体)，仅供学习参考。
用户通过本站上传、发布的任何内容的知识产权归属用户或原始著作权人所有。如有侵犯您的版权，请联系我们反馈本站将在三个工作日内改正。