vhdl设计fpga数字系统：计算器毕业论文(编辑修改稿)

vhdl设计fpga数字系统：计算器毕业论文(编辑修改稿)内容摘要：

由于相关的其他领域的技术取得不断的发展，如半导体技术、集成技术和计算机技术等等，电子系统的设计方法和设计手段发生了很大的变化，使得 EDA 软件可以不断地更新和增加。 电子技术已经广泛应用到了 EDA 领域，各个学科之间的交叉越来越多，电子领域各学科应用更加广泛，使得 EDA 软件的功能更加强大，传统的固定功能集成块的设计方法正逐步地退出历史的舞台，而基于芯片的设计方法正成为现代电子系统设计的主流。 Quartus II QUARTUS Ⅱ 软件的用户界面 （ 1） 标题栏 标题栏中显示当前工 程的路径和工程名。 （ 2） 菜单栏 菜单栏主要由文件（ File）、编辑（ Edit）、视图（ View）、工程（ Project）、资源分（ Assignments）、操作（ Processing）、工具（ Tools）、窗口（ Window）和帮助（ Help）等下拉菜单组成。 （ 3） 工具栏 工具栏中包含了常用命令的快捷图标。 （ 4） 资源管理窗口 资源管理窗口用于显示当前工程中所有相关的资源文件。 （ 5） 工程工作区 当 QuartusⅡ 实现不同的功能时，此区域将打开对应的操作窗口，显示不同的内容，进行不同的操作，如器件设置、定时约束设置、编译报告等均显示在此窗口中。 （ 6） 编译状态显示窗口 此窗口主要显示模块综合、布局布线过程及时间。 VHDL 设计 FPGA 数字系统：计算器 5 （ 7） 信息显示窗口 该窗口主要显示模块综合、布局布线过程中的信息，如编译中出现的警告、错误等，同时给出警告和错误的具体原因。 Ⅱ 的开发流程 Altera 公司的 QuartusⅡ 软件提供了一个综合开发环境。 QuartusⅡ 集成环境包括以下内容：系统级设计，嵌入式软件开发，可编程逻辑 器件 (PLD)设计 ，综合，布局和布线，验证和仿真。 QuartusⅡ 设计软件根据设计者需要提供了一个完整的多平台开发环境，它包含整个 FPGA和 CPLD设计阶段的解决方案。 图 说明了 QuartusⅡ 软件的开发流程。 图 QuartusⅡ 软件的开发流程 由流程图可知 ，利用 QuartusⅡ 软件进行开发可以分为以下四个步骤： （ 1） 输入设计文件 ， 常用的输入文件格式有以下几种：原理图（ .bdf、 .gdf、 .bsf） VHDL（ .vhd） ， Verilog HDL（ .v） ， AHDL（ .tdf） )； （ 2） 编译设计文件； （ 3） 仿真设计文件 ； （ 4） 编程下载设计文件。 设计输入 综合 布局、布 线 时序分析 仿真 编 程、配置 调试 时序逼近 VHDL 设计 FPGA 数字系统：计算器 6 VHDL 语言 VHDL发展现状 VHDL，全称超高速集成电路硬件描述语言（ VHSIC hardware description language），在基于复杂可程式逻辑装置 (CPLD) 、现场可编程逻辑门阵列 (FPGA) 和特殊应用积体电路 (ASIC) 的数字系统设计中有着广泛的应用。 VHDL 语言诞生于 1983 年， 1987 年被美国国防部和 IEEE 确定为标准的硬件描述语言。 自从 IEEE发布了 VHDL的第一个标准版本 IEEE 10761987 后，各大 EDA公司都先后推出了自己支援 VHDL 的 EDA 工具。 VHDL 在电子设计行业得到了广泛的认同。 此后 IEEE又先后发布了 IEEE 10761993 和 IEEE 107620xx 版本。 VHDL 语言翻译成中文就是超高速集成电路硬件描述语言，主要是应用在数字电路的设计中。 目前，它在中 国的应用多数是用在 FPGA/CPLD/EPLD 的设计中。 当然在一些实力较为雄厚的单位，它也被用来设计 ASIC。 VHDL 主要用于描述数字系统的结构 、 行为 、 功能和接口。 除了含有许多具有硬件特征的语句外， VHDL 的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。 VHDL 的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分 ，即 端口 )和内部（或称不可视部分）， 即 涉及实体的内部功能和算法完成部分。 在对一个设计实体定义了外部界面后，一旦其内部开发完成后， 其他的设计就可以直接调用这个实体。 这种将设计实体分成内外部分的概念是 VHDL 系统设计的基本点。 [7] VHDL程序结构 注： VHDL 不区分大小写； libraryieee。 库声明，声明工程中用到的库，这里声明的是 IEEE库 use。 包声明，声明工程中用到的包，这里声明的是 IEEE的STD_LOGIC_1164 包 实体 entity 它负责宣告一个 器件 的外部输入与输出， 下面的程序是 一个简单的范例（尖括号内为必填，方括号内为可选）： ENTITY 实体名 IS[4] [GENERIC（常数名：数据类型 [：设定值 ] ； {常数名：数据类型 [：设定值 ] }）； ] [PORT（端口名：端口模式数据类型； {端口名：端口模式数据类型 }）； ] END ENTITY 实体名； VHDL 设计 FPGA 数字系统：计算器 7 结构体 architecture 它负责实现内部的硬体电路。 ARCHITECTURE 结构体名； [说明语句 ] BEGIN [功能描述语句 ] END ARCHITECTURE 结构体名； 配置 Configuration 配置用来描述各种层与层的连接关系以及实体与结构体之间的关系，此处不赘述。 VHDL语言的特点 VHDL 语言作为一种标准的硬件描述语言，具有结构严谨、描述能力强的特点。 支持从系统级到逻辑门级电路所有层次的设计，适合于复杂逻辑电路和系统的设计。 作为一种高级硬件描述语言， VHDL 语言有如下特点 [6]： （ 1） 与其他的硬件描述语言相比， VHDL 具有更强的行为描述能力。 强大的行为描述能力是避开具体的器件结构、从逻辑行为上描述和设计大规模电子系统的重要保证。 （ 2） VHDL 具有丰富的仿真语句和库函数，使得在任何大系统的设计早期，就能检查系统的功能可行性，随时可对系统进行仿真模拟，使设计者对整个工程的结构和功能的可行性做出判断。 （ 3） 用 VHDL 完成一个确定的设计，可以利用 EDA 工具进行逻辑综合和优化，并自动把 VHDL 描述设计转变成门级网表（根据不同的实现芯片）。 这种方式突破了门级设计的瓶颈，极大地减少了电路设计的时间和可能发生地错误，降低了开发成本。 利用 EDA 工具的逻辑优化功能，可以自动地把一个综合后的设计变成一个更小、更高速的电路系统。 反过来，设计者还可以容易地从综合和优化 的电路中获得设计信息，返回去更新修改 VHDL 设计描述，使之更加完善。 （ 4） VHDL 对设计的描述具有相对独立性。 设计者可以不懂硬件的结构，也不必顾及最终设计的目标器件是什么，而进行独立的设计。 正因为 VHDL 得硬件描述与具体的工艺技术和硬件结构无关，所以 VHDL 设计程序的硬件实现目标器件有广阔的选择范围。 （ 5） 由于 VHDL 具有类属描述语句和子程序调用等功能，对于完成的设计，在不改变源程序的条件下，只需改变类属参量或函数，就能轻而易举地改变设计的规模和结构。 VHDL 设计 FPGA 数字系统：计算器 8 （ 6） VHDL 本身的生命周期长。 因为 VHDL 得硬件 描述与工艺无关，不会因工艺变化而使描述过时。 而与工艺技术有关的参数可通过 VHDL 提供的属性加以描述，当生产工艺改变时，只需要修改相应程序中的属性参数即可。 FPGA 概念 [5] FPGA 是英文 Field Programmable Gate Array 的缩写，即现场可编程门阵列，它是在 PAL、 GAL、 CPLD 等可编程器件的基础上进一步发展的产物。 它是作为专用集成电路（ ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的 缺点。 FPGA采用了逻辑单元阵列 LCA（ Logic Cell Array）这样一个概念，内部包括可配置逻辑模块 CLB（ Configurable Logic Block）、输入输出模块 IOB（ Input Output Block）和内部连线（ Interconnect）三个部分。 基本特点 （ 1） 采用 FPGA设计 ASIC 电路，用户不需要投片生产，就能得到合用的芯片。 （ 2） FPGA可做其它全定制或半定制 ASIC 电路的测试样片。 （ 3） FPGA内部有丰富的触发器和 I／ O 引脚。 （ 5） FPGA是 ASIC 电路中设计周期最短、开发费用最低、风险最小的器件之一。 （ 6） FPGA采用高速 CHMOS 工艺，功耗低，可以与 CMOS、 TTL 电平兼容。 （ 7） FPGA 编程多样，可反复使用。 它 是由存放在片内 RAM 中的程序来设置其工作状态的，因此，工作时需要对片内的 RAM 进行编程。 用户可以根据不同的配置模式，采用不同的编程方式。 加电时， FPGA 芯片将 EPROM 中数据读入片内编程 RAM中，配置完成后， FPGA 进入工作状态。 掉电后， FPGA 恢复成白片，内部逻辑关系消失，因此， FPGA能够反复使用。 （ 8） FPGA 的使用非常灵活。 FPGA 的编程无须专用的 FPGA 编程器，只须用通用的EPROM、 PROM 编程器即可。 当需要修改 FPGA 功能时，只需换一片 EPROM 即可。 这样，同一片 FPGA，不同的编程数据，可以产生不同的电路功能。 （ 9） 可以在 FPGA中设计完全并行的算法处理方案 ，非常快速。 （ 10） 目前的 FPGA 设计一般采用 Topdown（自顶向下）的设计方法。 先将系统划分为各个功能子模块，在系统级层次上进行行为描述，再对这些子模块进一步进行行为描述。 VHDL 设计 FPGA 数字系统：计算器 9 ZY11EDA13BE 实验系统介绍 [10]。