ep3sl150的fpga硬件电路系统设计和延时细分算法与fpga实现改基于fpga的相控阵延迟聚焦算法的实现(编辑修改稿)

ep3sl150的fpga硬件电路系统设计和延时细分算法与fpga实现改基于fpga的相控阵延迟聚焦算法的实现(编辑修改稿)内容摘要：

可以判断混凝土中钢筋的具体位置以及走向。 英国推出了一款超声相控阵检测设备，可以实现用电池供电，这种设备可以实现对 32 路压电晶片同时激发，并且能够很好的接受到回波信号，针对回波信号进行分析，最终产生完整的检测分析报告。 日本生产的超声相控阵技术主要是应用于检测焊缝连接，该种技术在整个超声相控阵技术中占有很重要的地位 [5]。 在国外超声 相控阵技术研究的重点已经逐步向相控阵的动态聚焦、自适应聚焦、高分辨率的数字成像等方面进行发展。 西南交通大学本科毕业设计 (论文 ) 第 4 页 1． 3 本课题研究的内容 在整个超声相控阵技术中，如何控制各个晶片发射超声波的时间是这项技术的关键，合理的控制超声相控阵技术中的延迟技术使得合成的超声波可以发生聚焦偏转等特性是整个技术的核心内容。 由此可以相控阵的延迟技术是设计超声相控阵技术的核心，合理的设定延迟量，控制各个晶片发射超声波的时序，使得整个设计达到要求。 在传统的超声相控系统中，整个系统的控制核心是计算机。 计算机通过一系列的计算，得到每个通道确定的 延迟信息，之后经过总线技术，传输给下位机。 下位机在控制信号的作用下，接收由计算机传来的数据，根据具体的数据，控制模拟多路开关，实现各个通道的延迟。 在这个系统中延迟量是通过模拟开关产生的，所以整个系统的硬件实现电路比较复杂，从而使得系统的集成度降低。 随着数字电路的不断发展，尤其是现场可编程门阵列的发展，基于 FPGA 的数字电路的设计已经展现出来了十分强大的优势，而且人们对 FPGA 的认识也越来越成熟了，已经可以开始利用 FPGA 设计很多十分复杂的逻辑电路，并且整个系统的集成度也十分高。 Altera 公司也根据电子 技术发展的要求，推出了一代又一代 FPGA，使得利用 FPGA 设计的成本不断的减少，技术越来越成熟。 所以本次课题通过多次调研，了解 FPGA 的特性，结合超声相控阵技术的特点，利用 FPGA 平台，来实现整个延迟细分算法，利用逻辑门阵列，代替传统的模拟开关，从而实现 16 通道的超声相控阵的延迟电路，大大增加了整个系统的集成度。 本论文研究的主要内容如下： ，了解其基本原理以及实现该设计的基本方法，尤其是对延迟细分算法实现部分的研究 EP3SL150 的 FPGA 硬件电路系统设计，主要包括设计中用到的一些特殊模块的学习快速锁相环 FPLL 和增强型锁相环的学习 EPLL。 FPGA 主控平台实现一些模块的具体功能，主要包括，发射模块，扫描模块，算法的实现模块，延迟模块以及利用 FPGA 内部增强型锁相环实现 8 相位的时钟信号的输出，最终实习细延迟功能。 Modelsim 软件对整个系统的设计进行仿真，确保整个系统设计的理论可西南交通大学本科毕业设计 (论文 ) 第 5 页 实现性。 FPGA 里面，利用软件集成的逻辑分析仪，对硬件电路的测试结果进行验证，确保程序的实际可操作性。 其中论文 中对利用 FPGA 实现模块的部分作为本次论文说明的中心。 1． 4 本章小结 本章主要介绍了超声相控阵的发展历史以及超声相控阵的主要应用。 描述国内外的超声相控阵的发展状况，最后介绍了课题中研究的主要内容。 西南交通大学本科毕业设计 (论文 ) 第 6 页 第 2 章 超声相控阵聚焦原理的概述 人类能够听到的声音的频率小于 20KHZ，当声音的频率不在这个范围的时候，人类的听觉就失去了作用。 通常我们将频率大于 20KHZ 的声音成为超声波 [7]。 超声波的波长一般都比较短，不容易在空间形成绕射效应，基本可以认为是按照直线传播的，具有很好的方向性，并且其具有很强的穿透性，所 以在很多方面超声波都得到了广泛的应用。 超声相控阵技术的理论基础就是超声波的传播特性，主要利用 到了超声波声场的一些特性，以及关于空间中合成波的一些基本特性。 超声相控阵技术中，主要利用的是超声波在空间传播中会发生发射，折射，在空间超声波会相互之间干扰形成叠加效应等特性。 利用超声波在不同介质中会形成不同的传播特性是利用超声相控阵技术进行无损检测最主要的理论依据。 2． 1 超声波声场 基本概念 超声波的声场指的是充满超声波的空间，以及包括由于超声波的波动而带动空间介质震动的部分介质。 在空间中，稳定的超声波声场具 有一定的特性，但是在两种介质间，超声波可能会存在一些不同的特性，所以可以通过检测这些超声波参量的变化，来确定被检测物体中是否存在缺陷。 超声波的参量主要包括以下几个部分“声压、声强以及特征阻抗 [1]。 在超声波传播的整个过程中，声阻抗表明了介质对超声波的阻碍情况，对于不同的介质其对超声波产生的阻碍作用是不一样的，所以我们可以以该理论作为基础，判断陪检测物体中是否存在缺陷。 反而言之，如果介质和缺陷间的声阻抗一样，则我们同样无法检测到被检测物体中是否存在缺陷。 2． 2 超声相控阵的检测原理 2． 2． 1 超声相控阵的 组成 超声相控阵中重要组成部分是相控阵中的多个探头，每个探头都是由压电转换西南交通大学本科毕业设计 (论文 ) 第 7 页 器构成的，可以实现将电压信号转换为声能信号。 它是超声相控阵检测系统中的最主要的部分，晶片的灵敏度的提高可以提高整个相控阵检测的精度和检测的准确性。 在相控阵系统中，各个晶片按照一定的规律分散而成 [8]，本课题研究的主要是线性分布的相控阵。 各个晶片之间是相互独立的，均可以在脉冲作用下发射只和该通道相关的超声波。 并且所有通道发出的超声波是想干波，这些相干波在空间会进行叠加，最终实现稳定的声场。 在超声波的参数中，声阻抗是最重要的，他是实现 利用超声波进行无损检测的基础。 声阻抗值指的是在超声波传播的过程中，介质内任意一点的声压与超声波传播速度的比值。 声阻抗表示了介质对超声波的阻碍作用，所以对于不同的介质来讲由于声阻抗特性是不一样的，从而导致超声波在不同介质中传播的过程中会表现出不同的传输特性。 前面已经提到了，超声波在不同的介质中传播时，介质呈现出来的阻抗特性是不一样的，当相控阵的各个通道发出超声波之后，当超声波遇到被检测物体时，由于反射现象的存在，会有一部分的超声波反射回来。 所以我们就可以通过接受相控阵发射出来的超声波的回波来判断被检测物体中 是否存在缺陷。 2． 2． 2 超声相控阵的聚焦法则 相控阵的聚焦法则，是整个超声相控阵系统的主要组成部分，当相控阵中的各个晶片接收到具有不同延迟量的脉冲信号之后，就会形成不同的特性，我们将各个晶片要遵守的时序法则称为相控阵的聚焦法则 [9]。 波束的偏转： 当相控阵系统中的各个晶片发射脉冲的延迟量满足等差数列的时候，超声波的波阵面将表现出来偏转的特性 [10]。 波束的聚焦： 当超声相控阵系统中，各个晶片发射的延迟时间呈抛物线关系的时候，发射的超声波的波阵面会在中心轴上的某一点出现聚焦特性 [11]。 图 21 为波束偏转聚焦的示意图。 西南交通大学本科毕业设计 (论文 ) 第 8 页 TT图 21 波束偏转和聚焦的示意图 在整个超声相控阵的控制系统中，我们不是要单单实现波束的聚焦或波束的偏转，而是要在系统中同时实现波束的偏转和聚焦特性，所以我们必须要认真的讨论如何控制延迟聚焦的时间，运用合理的算法实现 最终的聚焦过程。 并且要在设计的基础上尽可能的提高设计的精确度和 使用的范围。 综上所述，在整个相控阵技术中，延迟聚焦算法是整个 相控阵系统设计的核心，延迟量可以达到的精度影响 整个相控阵的精度。 只有确保超声相控阵系统可 以发射出稳定的超声波，最终的相控阵系统才可以达到设计要求。 在以往的很多设计中，延迟信息的实现是通过模拟开关进行控阵的，并且由于系统比较庞大，数据传输的聚焦长，所以在数据的传输过程中，可能会造成一定程度上的误差。 FPGA 是专门为处理数字电路，可以实现很强大的逻辑功能，并且芯片的集成度很高，本课题通过在 FPGA 实现相控阵系统，取代传统意义上的模拟开关，可以增加系统的可靠性，并且数据传输的距离有限，可以确保数据传输的可靠性。 西南交通大学本科毕业设计 (论文 ) 第 9 页 2． 3 总结 在整个超声相控阵的控制系统中，我们不是要单单实现波束的聚焦或波束的偏转，而 是要在系统中同时实现波束的偏转和聚焦特性，所以我们必须要认真的讨论如何控制延迟聚焦的时间，运用合理的算法实现最终的聚焦过程。 并且要在设计的基础上尽可能得提高设计的精确度和使用的范围。 综上所述，在整个相控阵技术中，延迟聚焦算法是整个相控阵系统设计的核心，延迟量可以达到的精度，直接影响到整个相控阵的精度。 只有确保超声相控阵系统可以发射出稳定的超声波，最终的相控阵系统才可以达到设计要求。 在以往的很多设计中，延迟信息的实现是通过模拟开关进行控阵的，并且由于系统比较庞大，数据传输的 时间 长，所以在数据的传输过程中 ，可能会造成一定程度上的误差。 FPGA是专门 处理数字电路，可 具有 很强大的逻辑功能，并且芯片的集成度很高，本课题通过在 FPGA 实现相控阵系统，取代传统意义上的模拟开关，可以增加系统的可靠性，并且数据传输的距离有限，可以确保数据传输的可靠性。 西南交通大学本科毕业设计 (论文 ) 第 10 页 第 3 章 FPGA 的实现 3． 1 EP3SL150 的 FPGA 硬件 3． 1． 1 FPGA StratixII（ EP3SL150 是第三代还是第二代） 系列的 FPGA 加入了一个新的逻辑结构，尽可能大的提高了设备的性能，内部的逻辑门阵列的密度增加到 180,000 个。 StratixII 内部集成了 9M 的矩阵存储器，可以被应用于一些对存储器要求很高的设计中，内部增加了 96 个 DSP 模块，内部集成了 384 个 18 位乘以 18 位的乘法器，用户可以直接调用这些硬核乘法器，可以大大降低用户的开发周期。 支持一些高速的外部存储器接口， I/O 接口支持很多电平标准，在 DPA 回路中支持 1G/S 的输出传输速度。 StratixII 内部提供了完整的时钟管理模式，内部运行的时钟最大可以达。