4bits超前加法进位器的全定制设计_微电子卓越班数字集成电路课程设计报告(编辑修改稿)

4bits超前加法进位器的全定制设计_微电子卓越班数字集成电路课程设计报告(编辑修改稿)内容摘要：

引脚位 符号 名称及功能 4,1,13,10 1 2 34 和输出端 5， 3,14,12 A1， A2， A3， A4 运算输入端 6， 2,15,11 B1， B2， B3， B4 运算输入端 7 C0 进位输入端 9 C4 进位输出端 8 GND 接地（ 0V） 16 Vcc 正电压 电源 4bit 超前进位加法器的全定制设计 3 推荐工作条件 表 22 SMIC 电特性 表 231 直流工作规格 Symbol Parameter Conditions Min Typ (Note 1) Max Units VI Input clamp voltage CCV =Min I =18mA V OHV High Lever Output Voltage ,CC OHV Min I Max ,IL IHV Max V Min DM54 V DM74 OLV Low Lever Output Voltage ,CC OLV Min I Max ,IL IHV Max V Min DM54 V DM74 4,OL CCI mA V Min DM74 I Input current@Max input voltage CCV Max 7iVV A B mA CO IHI High Lever Input Current CCV Max  A B 40 uA CO 20 福州大学数字集成电路课程设计（报告） 4 ILI Low Lever Input Current CCV Max  A B mA CO OSI Short circuit output CCV Max (Note 2) DN54 100 mA DM74 100 1CCI Supply current CCV Max (Note 3) 19 34 mA 2CCI Supply current CCV Max (Note 4) 22 39 mA 表 232 交流特性 Symbol Parameter From(Input) To(Output) 2L KR  Units 15LC pF 50LC pF Min Max Min Max PLHt Propagation Delay Time Low to High Lever Output CO to 1 , 2 10 11 ns PHLt Propagation Delay Time High to Low Lever Output CO to 1 , 2 10 12 ns PLHt Propagation Delay Time Low to High Lever Output CO to 3 10 11 ns 4bit 超前进位加法器的全定制设计 5 PHLt Propagation Delay Time High to Low Lever Output CO to 3 10 12 ns PLHt Propagation Delay Time Low to High Lever Output CO to 4 10 11 ns PHLt Propagation Delay Time High to Low Lever Output CO to 4 10 12 ns PLHt Propagation Delay Time Low to High Lever Output iiorBA to i 10 11 ns PHLt Propagation Delay Time High to Low Lever Output iiorBA to i 10 12 ns PLHt Propagation Delay Time Low to High Lever Output CO to C4 8 10 ns PHLt Propagation Delay Time High to Low Lever Output CO to C4 8 11 ns PLHt Propagation Delay Time Low to High Lever Output iiorBA to C4 8 10 ns PHLt Propagation Delay Time High to Low Lever Output iiorBA to C4 8 11 ns 福州大学。