单片机课程设计-个性化电子时钟设计(编辑修改稿)

单片机课程设计-个性化电子时钟设计(编辑修改稿)内容摘要：

时，被定义为高阻输入。 P0 能够用于外部程 序数据存储器，它可以被定义为数据 /地址的第八位。 在 FIASH 编程时， P0 口作为原码输入口，当 FIASH 进行校验时， P0 输出原码，此时 P0 外部必须被拉高。 P1 口： P1 口是一个内部提供上拉电阻的 8 位双向 I/O 口， P1 口缓冲器能接收输出 4TTL 门电流。 P1 口管脚写入 1 后，被内部上拉为高， 可用作 输入， P1 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。 在 FLASH 编程和校验时， P1 口作为第八位地址接收。 P2 口： P2 口为一个内部上拉电阻的 8 位双向 I/O 口， P2 口缓冲器可接收，输出 4 个 TTL门电流，当 P2 口被写 “1”时，其管脚被内部上拉电阻 拉高，且作为输入。 并因此作为输入时，P2 口的管脚被外部拉低，将输出电流。 这是由于内部上拉的缘故。 P2 口当用于外部程序存储器或 16 位地址外部数据存 储器进行存取时， P2 口输出地址的高八位。 在给出地址 “1”时，它利用内部上拉优势，当对外部八位 地址数据存储器进行读写时， P2 口输出其特殊功能寄存器 的内容。 P2 口在 FLASH 编程和校验时接收高八位地址信号和控制信号。 X T A L 218X T A L 119A L E30EA31P S E N29RS T9P 0 .0 /A D 039P 0 .1 /A D 138P 0 .2 /A D 237P 0 .3 /A D 336P 0 .4 /A D 435P 0 .5 /A D 534P 0 .6 /A D 633P 0 .7 /A D 732P 1 .01P 1 .12P 1 .23P 1 .34P 1 .45P 1 .56P 1 .67P 1 .78P 3 .0 /R X D10P 3 .1 /T X D11P 3 .2 /I NT 012P 3 .3 /I NT 113P 3 .4 /T 014P 3 .7 /R D17P 3 .6 /W R16P 3 .5 /T 115P 2 .7 /A 1 528P 2 .0 /A 821P 2 .1 /A 922P 2 .2 /A 1 023P 2 .3 /A 1 124P 2 .4 /A 1 225P 2 .5 /A 1 326P 2 .6 /A 1 427U4A T 8 9 C5 1 图 1 AT89C51 单片机 6 P3 口： P3 口管脚是 8 个带内部上拉电阻的双向 I/O 口，可接收输出 4 个 TTL 门电流。 当P3 口写入 “1”后，它们被内部上拉为高电平，并用作输入。 作为输入，由于外部下拉为低电平，P3 口将输出电流（ ILL）这是由于上拉的缘故。 P3 口也可作为 AT89C51 的一些特殊功能口，如下表所示： RXD（串行输入口） TXD（串行输出口） /INT0（外部中断 0） /INT1（外部中断 1） T0（记时器 0 外部输入） T1（记时器 1 外部输入） /WR（外部数据存储器写选通） /RD（外部数据存储器读选通） P3 口同时为闪烁编程和编程校验接收一些控制信号。 RST：复位输入。 当振荡器复位器件时，要保持 RST 脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。 在FLASH 编程期间，此引脚用于输入编程 脉冲。 在平时， ALE 端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的 1/6。 因此它可用作对外部输出的脉冲或用于定时目的。 然而要注意的是：每当用作外部数据存储器 时，将跳过一个 ALE 脉冲。 如想禁止 ALE 的输出可在 SFR8EH地址上置 0。 此时， ALE 只有在执行 MOVX， MOVC 指令是 ALE 才起作用。 另外，该引脚被略微拉高。 如果微处理器在外部执行状态 ALE 禁止，置位无效。 PSEN：外部程序存储器的选通信号。 在由外部程序存储器取指期间，每个机器周期两次 /PSEN有效。 但在访问外部数据存储器时，这两次有 效的 /PSEN 信号将不出现。 EA/VPP：当 /EA 保持低电平时，则在此期间外部程序存储（ 0000HFFFFH），不管是否有内部程序存储器。 注意加密方式 1 时， /EA 将内部锁定为 RESET；当 /EA 端保持高电平时，此间内部程序存储器。 在 FLASH 编程期间，此引脚也用于施加 12V 编程电源（ VPP）。 7 三、 控制系统的硬件设计 单片机型号的选择 通过对多种单片机性能的分析 ，最终认为 89C51 是最理想的电子时钟开发芯片。 89C51 是一种带 4K 字节闪烁可编程可擦除只读存储器的低电压，高性能 CMOS8 位微处理器，器件采用ATMEL 高密度非易失存储器制造技术制造，与工业标准的 MCS51 指令集和输出管脚相兼容。 由于将多功能 8 位 CPU和闪烁存储器组合在单个芯片中， ATMEL的 89C51 是一种高效微控制器 ，而且它 与 MCS51 兼容 ，且具有 4K 字节可编程闪烁存储器 和 1000 写 /擦循环 ， 数据保留时间 为10 年 等特点，是最好的选择。 数码管显示 工作原理 数码管是一种把多个 LED 显示段集 成在一起的显示设备。 有两种类型，一种是共阳型，一种是共阴型。 共阳型就是把多个 LED 显示段的阳极接在一起，又称为公共端。 共阴型就是把多个 LED 显示段的阴极接在一起，即为公共商。 阳极即为二极管的正极，又称为正极，阴极即为二极管的负极，又称为负极。 通常的数码管又分为 8 段，即 8 个 LED 显示段，这是为工程应用方便如设计的，分别为 A、 B、 C、 D、 E、 F、 G、 DP，其中 DP 是小数点位段。 而多位数码管，除某一位的公共端会连接在一起，不同位的数码管的相同端也会连接在一起。 即，所有的 A 段都会连在一起，其它的段也是如此，这是实 际最常用的用法。 数码管显示方法可分为静态显示和动态显示两种。 静态显示就是数码管的 8 段输入及其公共端电平一直有效。 动态显示的原理是，各个数码管的相同段连接在一起，共同占用 8 位段引管线；每位数码管的阳极连在一起组成公共端。 利用人眼的视觉暂留性，依次给出各个数码管公共端加有效信号，在此同时给出该数码管加有效的数据信号，当全段扫描速度大于视觉暂留速度时，显示就会清晰显示出来。 8 图 2 共阴数码管 74LS373 介绍 ： 373 为三态输出的八 D 透明锁存器 ， 373 的输出端 O0~O7 可直接与总线相连。 当三态允许控制端 OE 为低电平时， O0~O7 为正常逻辑状态，可用来驱动负载或总 线。 当 OE 为高电平时， O0~O7 呈高阻态，即不驱动总线，也不为总线的负载，锁存器内部的逻辑操作不受 影响。 当锁存允许端 LE 为高电平时， O 随数据 D 而变。 当 LE 为低电平时， O 被锁存在 已建立的数据电平。 当 LE 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善 400mV。 引出端符号： D0～ D7 数据输入端 ； OE 三态允许控制端（低电平有效 ； LE 锁存允许端 ； O0~O7 输出端 图 3 74LS373 9 整个电路原理图 图 4 系统电路原理图 四、 控制系统的软件设计 程序清单 include include sbit P20=P2^0。 /****定义端口 ****/ sbit khour=P3^0。 sbit kmin=P3^1。 sbit knian=P3^2。