基于fpga的遥测系统设计(编辑修改稿)

基于fpga的遥测系统设计(编辑修改稿)内容摘要：

时间内很快的学习和掌握。 VerilogHDL 可以用来进行各种层次的逻辑设计，也可以进行数字系统的逻辑综合、仿真验证和时序分析等 [14]。 Verilog HDL 适合算法级 (Algorithm)、寄存器传输级 (RTL)、逻辑级 (Logic)、门级 (Gate)和板图级 (Layout)等各个层次的设 计和描述。 具体如表 所示。 表 不同层级的描述方式 VHDL 语言 VHDL[是超高速集成电路硬件描述语言的简称，它是目前标准化程度最高的一种硬件描述语言。 VHDL 最初由美国提出，并把这个任务交给了 TLIBM 和INTERMETRICS 公司。 1987 年 12 月， IEEE 接受 VHDL 为标准的 HDL，这就是IEEESTDl0761987[LRM87]。 后来做了些修改，增加了些功能，形成新的版本TEEESTDl0761993[LRM931]。 VHDL’87 和 VHDL’93 不完全兼容，但可对 VHDL’87的源代码进行少量简单修改转变成合法的 VHDL’93 代码。 VHDL 是一种全方位的硬件描述语言，包括从系统到电路的所有设计层次。 在描述风格上， VHDL 支持结构、数据流和行为三种描述形式的混合描述。 行为描述以设计层次 行为描述 结构描述 系 统 级 系统算法 系统逻辑图 寄 存 器 数据流程图、真值表 寄存器 ALUROL 等 输 出 级 状态机 分模块描述 门 布尔方程 逻辑门触发器锁存器 级 真 值 表 构成的逻辑图 版 图 级 几何图形 图形连接关系 南昌航空大学学士 学位论文 11 过程语句来表达，数据流描述实际上是 RTL 级语言的扩展，因此 VHDL 几乎覆盖了以往各种语句描述语言的功能，整个自顶向下或由底向上的电路设计过程都可以用VHDL 完成 [15]。 VHDL 除具备一般的 HDL 优点外，其特殊的优点是： (1)通用性好 ，支持面广。 由于它是工业标准，凡大型 CAD 软件都推出支持 VHDL的 设计环境。 因此用 VHDL 描述的设计文件，可用不同的设计工具。 (2)复用性好。 在用 VHDL 语言设计系统硬件时，没有嵌入与工艺有关的信息。 当门级或门级以上的层次通过仿真验证后，再用相应的工具将设计映射成不同的工艺(如 MOS． CMOS 等 )。 这样，在工艺更新时，就无须修改原程序，只要改变相应的映射工具就行了。 因此 VHDL 设计模块便于在不同的设计场合重复使用。 (3)可靠性好。 VHDL 文件兼技术文档与实体设计于一身，可读性好，既是技术说明，又是设计实 现，从而保证了二者的一致性。 veriIog HDL 和 VHDL 的比较 目前最主要的硬件描述语言是 VHDL 和 Verilog HDL。 VHDL 发展的较早，语法严格，而 Verilog HDL 是在 C 语言的基础上发展起来的一种硬件描述语言、语法较自由 (目前 ASIC 设计多采用 Verilog 语言 )。 VHDL 和 VerilogHDL 两者相比， VHDL 是一种高级的描述语言，通常更适合行为级和 RTL 级的描述，可以用于高级建模，而VerilogHDL 则是一种比较低级的描述语言，更适合于 RTL 级，尤其是门级电路的描述，易 于控制电路的资源。 另外，从两种语言推进的过程来看， VHDL 语言偏重标准化考虑，而 Verilog语言由于是在 Cadence 扶植下针对 EDA工具开发的硬件描述语言，因此，跟 EDA 工具的结合更为密切。 学习 VHDL 比学习 Verilog 难一些，但 Verilog自由的语法也使得的初学者容易上手但也容易出错。 国外电子专业很多在本科阶段教授 VHDL，在研究生阶段教 Verilog。 从国内来看， VHDL 的参考书很多，便于查找资料，而 VerilogHDL 的参考书则很少，这给学习 Verilog HDL 带来不少困难。 结合两者的优点， 经常采用 VHDL 和 VerilogHDL 两种混合语言进行电子线路描述，使得利用语言描述硬件的效果更佳。 开发软件 QUARTUS II QUARTUS II 简介 Quartus II 是 Altera 公司提供的 FPGA/CPLD 开发集成环境， Altera 是世界上最大的可编程逻辑器件供应商之一。 Quartus II 在 21 世纪初推出，是 Altera 前一代Altera 的 FPGA/CPLD 集成开发环境 MAX+plus II[25]的更新换代产品，其界面友好，使南昌航空大学学士 学位论文 12 用便捷。 在 Quartus II 上可以完成整个设 计流程，它提供了一种与结构无关的设计环境，使设计者能方便的进行设计输入、快速处理和器件编程。 QUARTUS II 的设计过程 1）设计的输入 QUARTUS II 软件的设计输入方法有多种，主要包括原理图输入方式；文本输入方式。 另外，还可以利用工业标准的 EDA设计工具生成设计文件。 该软件还可以把这些设计输入方式综合为一个设计体系，并允许信息在各应用程序间自由转换。 (1)设计的原理图输入 用 Altera 应用软件 QUARTUS II 提供的各种原理图库进行设计输入是一种最为直接的输入方式。 用这种方式输入时，为提高效率，应采用自顶向下逻辑分块，把大规模的电路划分成若干小块的方法。 一般而言，如果对系统很了解，并且系统速率较高，或在大系统中对时间特性要求较高的部分，可以采用这种方法。 原理图输入效率较低，但容易实现仿真，便于信号的观察以及电路的调整 [16]。 (2)设计的硬件描述语言输入 QUARTUS II 软件包含一个集成的 Text Editor(文本编辑程序 )，适合于输入和编辑用 VHDL、 Verilog HDL或 AHDL[26](Altera硬件描述语言 )编写的 HDL(硬件描述语言 )设计文件。 QUARTUS II Compiler可以对这些语言表达的逻辑进行综合，并将其映射到 Altera的任何器件中。 采用语言描述的优点是效率较高，结果也较容易仿真，信号观察也较方便，在不同的设计输入库之间转换非常方便。 但语言输入必须依赖综合器，只有好的综合器才能把语言综合成优化的电路。 对于大量规范的、易于语言描述的、易于综合的、速率较低的电路，可以采用这种输入方法。 2）设计的综合 QUARTUS II 处理一个设计时，综合 (Compiler)在设计文件中读取信息并产生编程文件和仿真文件，定时分析程序 (Timing Analyzer)可分析设计的定时，信息处理程序 (MessageProcessor)可自动定位错误。 (1)自动错误定位 QUARTUS II 的 Message Processor 与 QUARTUS II 的所有应用程序通信，可以给出信息 (错误、警告等 )。 设计者可以利用它自动打开有错误源的文件，并以高亮度方式显示错误位置。 (2)逻辑综合与试配 南昌航空大学学士 学位论文 13 QUARTUS II Compiler 的 Logic Synthesize(逻辑综合 )模块对设计方案进行逻辑综合并能看到设计实现的真正结果，该模块选择合适 的逻辑化简算法，去除冗余逻辑，确保对某种特定的器件结构尽可能有效地使用器件的逻辑资源，还可以去除设计方案中没用的逻辑。 Altera 提供三种“现成的”综合方式，可以为多种逻辑综合选择指定设置，可选择 CHENG 缺省方式，以设置缺省的综合选择；可以建立定制方式；还可以在被选择的逻辑功能中指定一些单独的综合选择。 综合选择是面向特定器件系列专门设置的，这样可以发挥器件结构的优势。 Compiler的 Fitter(试配 )模块可以经过综合的设计恰当地用一个或多个器件实现，这种自动试配功能使设计者得以从冗余的布局与布 线工作中解脱出来。 Fitter生成报告文件 (.Rp)，可以展示设计的具体实现以及器件中未使用的资源。 3） 设计的仿 真 电路设计输入完以后，首先需要检验输入是否正确，这是一项简单的逻辑检查， QUARTUS II 提供功能编译的选项。 此时，只运行仿真网络表的提取，而不作布局布线，所以，此时的仿真没有延时信息，所有的延时均为零延时，而且可以预测所有的信号，对于初步的功能检测非常方便。 在仿真时需加入激励信号，该激励信号可以用 QUARTUS II 软件中的波形编译器直接编译成波形文件，还可以先用文本编辑器按软件 给定的语法规则编译成文本文件，再转换成波形文件，也可以二者结合进行。 常用的方法是对于时钟或简单的波形信号用波形编辑器输入，而较复杂的信号则用文本编译器生成。 仿真时需事先在波形文件中加入想要观测的信号名，信号名可通过菜单中的节点列表选择，此时，所有的节点的信号都是可以观测的。 如果检查到错误，则需要重新输入，重复这个过程。 功能检查完成后，首先需要进行编译，这时应选择带延时的完全的编译过程。 对每一个设计项目，都有一个配置文件 ACF，所有的配置参数都存在这个文件里。 如果需要修改配置，既可在菜单上作选择，也可以直接 修改次文件。 主要的配置参数包括器件类型、管脚的设置、速率及面积的比重、时间参数的要求、布线时的设置等。 编译完成以后，可得到报告文件、延时文件、可仿真网络表文件及配置文件，利用功能仿真时生成的激励波形可进行仿真。 如果要想下次的布线结果在本次基础上进行，则可以利用反主标的方法，把配置结果写入 ACF文件中，下次编译只需用此 AFC文件即可。 编译完成以后，还可以利用布局软件 FloorPlan直接调整内部布局，这种方法对于时间关系的调整非常有用。 QUARTUS II 的仿真器具有很强的灵活性，可以控制对单器件或多器件 设计的仿南昌航空大学学士 学位论文 14 真。 仿真器使用编译期间生成的二进制仿真网络表进行功能、定时的仿真，或把组合连接起来的多个器件作为一个设计进行仿真。 可以使用简明的向量输入语言定义输入激励，也可以使用 QUARTUS II 的波形编辑程序直接画出波形。 仿真结果可以在波形编辑器或文件编辑器中看到，也可以作为波形文件或文本文件打印出来。 为便于比较设计者可以使用波形编辑器把两次仿真的结果重叠起来。 3 基于 FPGA的 PCM采编器系统设计 PCM采编器系统分析及设计 PCM 遥测系统是一种常用的遥测设备。 它可以采集多路数据并进行通信传输和数据处理， 它的多路数据采集设备 是 PCM 采编器。 PCM 采编器控制采集各个数据通道数据的时序，并加上帧同步码形成一定格式的数据，再进行并 /串转换 ,形成串行数据流送到调制设备上传送 [17]。 归纳起来： PCM 采编器有如下功能： 1)控制数据采集的时序； 2)加帧同步码 ,按一定格式组织数据包； 3)并 /串转换。 图 PCM 帧格式图 图 是一个典型的 PCM 帧格式图。 帧同步字数据通道 1„数据通道 N。 格式。