通信原理课设报告(编辑修改稿)

通信原理课设报告(编辑修改稿)内容摘要：

的数据输入端 D0~D6， U52 的输出端 Y0、 Y Y2都为 1，表示输入端为 7 个 1。 若 Y2Y1Y0=100 时，表示输入端有 4 个 1，依此类推， Y2Y1Y0的不同状态表示了 U52 输入端为 1 的个数。 判决器 U53有 6 个输入端。 IN IN IN0分别与 U52的 Y Y Y0相连， L L L0与判决门限控制电压相连， L L1已设置为 1，而 L0由同步保护部分控制，可能为 1 也可能为 0。 在帧同步模块电路中有三个发光二极管指示灯 P P P3 与判决门限控制电压相对应，即从左到右与 LL L0一一对应，灯亮对应 1，灯熄对应 0。 判决电平测试点 TH 就是 L0信号，它与最右边的指示灯 P3 状态相对应。 当 L2L1L0=111 时门限为 7，三个灯全亮， TH 为高电平；当 L2L1L0=110时门限为 6， P1和 P2亮，而 P3熄， TH 为低电平。 当 U52输入端为 1的个数（即 U53的 IN2IN1IN0） 大于或等于判决门限于 L2L1L0，识别器就会输出一个脉冲信号。 当基带信号里的帧同步码无错误时（七 位全对），把位同步信号和数字基带信号输入给移位寄存器，识别器就会有帧同步识别信号 GAL 输出，各种信号波形及时序关系如图 63所示， GAL 信号的上升沿与最后一位帧同步码的结束时刻对齐。 图中还给出了247。 24 信号及帧同步器最终输出的帧同步信号 FSOUT， FSOUT 的上升沿稍迟后于 GAL 的上升沿。 S INGAL247。 24FS OUT 图 63 帧同步器信号波形 247。 24 信号是将位同步信号进行 24 分频得到的，其周期与帧同步信号的周期相同（因为一帧 24 位是确定的），但其相位不一定符合要求。 当 识别器输出一个 GAL 脉冲信号时（即捕获到一组正确的帧同步码），在 GAL 信号和同步保护器的作用下，247。 24 电路置零，从而使输出的247。 24 信号下降沿与 GAL 信号的上升沿对齐。 247。 24 信号再送给后级的单稳电路，单稳设置为下降沿触发，其输出信号的上升沿比247。 24 信号的下降沿稍有延迟。 同步器最终输出的帧同步信号 FS 是由同步保护器中的与门 3 对单稳输出的信号及状态触发器的 Q 端输出信号进行“与”运算得到的。 电路中同步保护器的作用是减小假同步和漏同步。 当无基带信号输入（或虽有基带信号输入但相加器输出低于门限值）时，识 别器没有输出（即输出为 0），与门 1 关闭、与门 2 打开，单稳输出信号通过与门 2 后输入到247。 3 电路，247。 3 电路的输出信号使状态触发器置“ 0”，从而关闭与门 3，同步器无输出信号，此时 Q 的通信原理课程设计报告 11 高电平把判决器的门限置为 7（ P3 灯亮）、且关闭或门、打开与门 1，同步器处于捕捉态。 只要识别器输出一个 GAL 信号（因为判决门限比较高，这个 GAL 信号是正确的帧同步信号的概率很高），与门 4 就可以输出一个置零脉冲使247。 24 分频器置零，247。 24 分频器输出与 GAL信号同频同相的的周期信号（见图 63）。 识别器输出的 GAL 脉冲信号通过与门 1 后使状态触发 器置“ 1”，从而打开与门 3，输出帧同步信号 FSOUT，同时使判决器门限降为 6（ P3灯熄）、打开或门、同步器进入维持状态。 在维持状态下，因为判决门限较低，故识别器的漏识别概率减小，假识别概率增加。 但假识别信号与单稳输出信号不同步，故与门 与门4 不输出假识别信号，从而使假识别信号不影响247。 24 电路的工作状态，与门 3 输出的仍是正确的帧同步信号。 实验中可根据判决门限指示灯 P3 判断同步器处于何种状态， P3 亮为捕捉态， P3 熄为同步态。 在维持状态下，识别器也可能出现漏识别。 但由于漏识别概率比较小，连续几帧出现 漏识别的概率更小。 只要识别器不连续出现三次漏识别，则247。 3 电路不输出脉冲信号，维持状态保持不变。 若识别器连续出现三次漏识别，则247。 3 电路输出一个脉冲信号，使维持状态变为捕捉态，重新捕捉帧同步码。 不难看出，若识别器第一次输出的脉冲信号为假识别信号（即首次捕获到的是信息数据中与帧同步码完全相同的码元序列），则系统将进入错误的同步维持状态，由于本实验系统是连续传输以一帧为周期的周期信号，所以此状态将维持下去，但在实际的信息传输中不会连续传送这种周期信号，因此连续几帧都输出假识别信号的概率极小，所以这种错误的同步维持 状态存在的时间是短暂的。 当然，同步保护器中的247。 3 电路的分频比也可以设置为其它值，此值越大，在维持状态下允许的识别器的漏识别概率也越大。 在维持态下对同步信号的保护措施称为前方保护，在捕捉态下的同步保护措施称为后方保护。 本同步器中捕捉态下的高门限属于后方保护措施之一，它可以减少假同步概率，当然还可以采取其它电路措施进行后方保护。 低门限及247。 3 电路属于前方保护，它可以保护已建立起来的帧同步信号，避免识别器偶尔出现的漏识别造成帧同步器丢失帧同步信号即减少漏同步概率。 同步器中的其它保护电路用来减少维持态下的假同步概 率。 四、实验步骤 本实验使用数字信源单元及帧同步单元。 熟悉帧同步单元的工作原理，将信源单元的 NRZOUT、 BSOUT 用信号连线分别与帧同步单元的 SIN、 BSIN 对应相连，接通实验箱电源。 观察同步器的维持态（同步态） 将数字信源单元的 K1（左边的 8 位微动开关）置于 111 0010 状态 (110010 为帧同步码，是无定义位，可任意置“ 1”或置“ 0” )， K2 置为 1000 0000 状态、 K3 则置为全 0状态，示波器 CH1 接信源单元的 NRZOUT， CH2 分别接帧同步单元的 GAL、247。 2 TH 及 FS，观察并纪录上述信号波形以及与 NRZOUT 的相位关系（注意： TH 为 0 电平，帧同步模块的P3 指示灯熄， P P2 亮，表示识别门限为 6）。 使信源的帧同步码（注意是 K1 的第 2 位到第 8 位）中错一位，重新观察上述信号，此时 GAL、247。 2 TH、 FS 应不变。 使信源帧同步码通信原理课程设计报告 12 再错一位重作上述观察。 （此时同步器应转入捕捉态，仅247。 24 波形不变，请根据原理框图分析思考此过程）。 观察同步器的捕捉态（失步态） 上步中电路已经由同步态变为捕捉态，示波器仍观察247。 24 信号， 此时断开电源，再接通电源，可看到247。 24 波形的下降沿已不再对准第一个数据位（相位随机），观察其他信号可见 TH 为高电平， FS 无输出。 将信源 K1 从刚才错两位状态还原为 仅 错 一位 状态，观察247。 24信号相位是否变化。 再将信源 K1 还原为正确的帧同步码 ( 1110010) ，观察247。 24 信号相位是否变化。 分析247。 24 信号相位变化原因，从而理解同步器从失步态转为同步态的过程。 观察识别器假识别现象及同步保护器的保护作用。 上步中同步器转为同步状态后，使信源单元的 K2或 K3中出现 1110010状态（与 1110010状态有 一位不同的状态也可），示波器 CH1 接 NRZOUT， CH2 分别接 GAL 和 FS，观察识别器假识别现象，理解同步保护电路的保护作用。 五、实验报告要求 1. 根据实验结果，画出同步器处于同步状态及失步状态时同步器各点波形。 答：帧同步输出和假识别输出测试点（双踪观察） ， 输出的波形（将 SW10 SW10SW105 ）， 设置为 01110010 10101010 01110010）。 2. 本实验中同步器由同步态转为捕捉态时247。 24 信号相位为什么不变。 答： 因判决器无输出，与门 4 无输出，故 247。 24（ 24 分频 ）电路无复位脉冲，其输出的 247。 24 信号相位保持不变 3. 同步保护电路是如何使假识别信号不形成假同步信号的。 答： 在本实验中，帧同步识别器第一次识别到的与帧同步码相同的码元序列被认为一定就 是正确的帧同步码而不会是与帧同步码完全相同的数据 （因为当各模块上电复位后 NRZ 码是 从第一位开始输入帧同步识别电路的， 而帧同步集中插入在 NRZ 码的第二位至第八位， 所以 帧同步识别电路第一次识别到的与帧同步码相同的码元序列一定就是正确的帧同步码）。 此 后只要识别器输出一致脉冲信号，就将该信号延迟 24 位以后 再与第一次识别到的帧同步信 号 现代通信原理教师参考书号比较，若相位相同，则输出正确的帧同步信号，若相位不同，则判断为假识别信号，给予 滤除。 4. 试设计一个后方保护电路，使识别器连续两帧有信号输出且这两个识别脉冲的时间间隔为一帧时，同步器由失步态转为同步态。 答： 在捕捉态下的同步保护措施称为后方保护，本同步器中捕捉态下的高门限属于后方保护措施。 通信原理课程设计报告 13 通信原理课程设计报告 14 实验七 时分复用数字基带通信系统 一、实验目的。 、帧同步信号 错位对数字信号传输的影响。 、帧同步信号在数字分接中的作用。 二、实验内容 、数字终端模块、位同步模块及帧同步模块连成一个理想信道时分复用数字基带通信系统，使系统正常工作。 、用于数据分接的帧同步信号、位同步信号。 三、基本原理 本实验要使用数字终端模块。 1. 数字终端模块工作原理： 原理框图如图 71 所示，电原理图如图 72 所示 (见附录 )。 它输入单极性非归零信号、位同步信号和帧同步信号，把两路数据信号从时分复用信号中分离出来，输出两路串行数据信号和两个 8 位的并行数据信号。 两个并行信号驱动 16 个发光二极管，左边 8 个发光二极管显示第一路数据，右边 8 个发光二极管显示第二路数据，二极管亮状态表示“ 1”，熄灭状态表示“ 0”。 两个串行数据信号码速率为数字源输出信号码速率的 1/3。 在数字终端模块中，有以下测试点及输入输出点：  SIN 时分复用基带信号输入点  SD 抽样判后的时分复用信号测试点  BD 延迟 后的位同步信号测试点  FD 整形后的帧同步信号测试点 通信原理课程设计报告 15  D1 分接后的第一路数字信号测试点  B1 第一路位同步信号测试点  F1 第一路帧同步信号测试点  D2 分接后的第二路数字信号测试点  B2 第二路位同步信号测试点  F2 第二路帧同步信号测试点 延迟 1延迟 2整形延迟 3F S I NB S I NS I NFDF D 7F D 15F D 8F D 16BD显示串 / 并变换串 / 并变换F2247。 3并 / 串变换并 / 串变换D2B1F1D1SD DB D显示B。