算机组成原理课程设计—基于微程序控制器的简单计算机系统设计与实现(编辑修改稿)

算机组成原理课程设计—基于微程序控制器的简单计算机系统设计与实现(编辑修改稿)内容摘要：

31 1B 21 4 5B 12B 0 Y d Y c9 1 2 Vcc1 L S 1 5 7Ia38Ia 264Ia 12Ia0Ya 3Ya 2Ya1Ya 012141618GND10Ib 311Ib21316Ib 117Ib 0Yb3Vn 2Yb 1Yb09753Vcc 120输入244A 35A 26 7A 18A 0I /0 4I /0 3I /0 2I /0 11 3 1 1 1 0 9GND1 2A 71A 62 3A 54A 4I /0 8I /0 7I /0 6I /0 51 7 1 6 1 5 1 4Vcc2 02 8 1 6Ia 38Ia 264Ia12Ia 0Ya3Ya2Ya 1Ya012141618GND10Ib311Ib 21316Ib 117Ib0Yb 3Vn2Yb1Yb 09753Vcc 120输入244A 35A 26 7A 18A 0I /0 4I /0 3I /0 2I /0 11 3 1 1 1 0 9GND1 2A 71A 62 3A 54A 4I /0 8I /0 7I /0 6I /0 51 7 1 6 1 5 1 4Vcc2 02 8 1 6A 31 0A 21 3 6A 13A 0 Y b Y a 7 4GND8 B 31 1B 21 4 5B 12B 0 Y d Y c9 1 2 Vcc11 6L S 1 5 7D 25D 367PE8GNDQ 3Q 3C PO E1 21 11 09GND M R1D s23D 04D 1VcvQ 0Q 1Q 21 61 51 41 3 3 9 5A 31 0A 21 3 6A 13A 0 Y b Y a 7 4GND8 B 31 1B 21 4 5B 12B 0 Y d Y c9 1 2 Vcc1 L S 1 5 74 D83 D7 42 D21 D4 Q 3 Q 2 Q 1 Q9 8 5 2GND1 08 D1 87 D1 7 1 46 D1 35 D8 Q 7 Q 6 Q 5 Q1 9 1 6 1 5 1 2Vcc 3 7 3输入主存内容amp。 000amp。 000amp。 000B 31 8B 22 0 2 3B 12B 0 F 1 F 0 1 0 9M1 2 A 31 9A 22 1 2 3A 12A 0 F 3 F 21 3 1 1 Vcc12 4A L U 1 8 1amp。 000amp。 000T 4T 3T 2MT 4T 4T 4结 果 显 示 灯开 关 图 系统总框架引脚图 运算通路实现 运算器部分电路是 采用硬件连线实现的，但是原价努力图还是用 Quartus 设计的，并且为了检验其正确性，也进行了仿真 .设计图如 所示： 图 运算器电路的图 存储器部 分实现 此部分通路中，主要为一片 6116 做主存，其 IO 输出数据通过一片 373 缓冲然后经过一片 157选择高四位 送给作为寄存器的 395 芯片，然后送入作为控存的 2816 芯片中，低四位作为数据地址传回内存 ,读取操作数。 如图 所示 图 存储器电路引脚图 选择电路的实现 采用了 157 芯片作为选择控制，从 161 芯片或者是作为 IR 的 373 芯片的两个输出中选择一个作为其输出。 如图 所示 图 选择通路电路引脚图 时序电路的实现 根据具体的控制信号得出的时序电路 图，用 16 个控制点与节拍信号作为输入，通过各种逻辑门实现逻辑运算，最后将其输出作为控制开关的信号来实现各条指令。 如图 所示 图 时序电路图 软件实现 机器指令系统实现 本次指令设计格式遵循常见指令格式设计原则，机器指令共占 8位，其中高四位为操作码 OP，低四位为操作数地址 ADDR 指令寻址方式设计  顺序寻址：根据 PC（ 74LS161）计数器自动增 1，顺序读取下一条指令；  跳跃寻址：根据 PC（ 74LS161）的 PCSET 功能，依照跳跃指令内容往计 数器中预置打入数据 ，从而跳转到相应地址。 操作数寻址方式设计  寄存器寻址：利用 AC（ 74LS373）寄存器进行寻址；  直接寻址：根据指令中的 ADDR 所指向的地址得到主存相应数据；  隐含寻址：利用 AC（ 74LS373）寄存器，对于需要双操作数的机器指令只提供一个操作数，另一操作数隐含在 AC 中。 1指令格式 本次指令设计格式遵循常见指令格式设计原则，机器指令共占 8 位，其中高四位为操作码 OP，低四位为操作数地址 ADDR，见表 描述： 7—— 4 位 3—— 0位 OP ADDR 表 系统指令格式 指令格式 编码及其格式说明如表 所示： 指令全称 指令地址 指令功能 LOAD ADDR 0001 取操作数指令，将 ADDR 所指向的内存单元中的操作数取出，然后打入 AC 中 STORE ADDR 0010 回存指令，将计算结果回存打入地址 ADDR 所指向的内存单元 MM 中 JMP ADDR 0011 跳转指令，使程序跳转到地址 ADDR 所指向的单元，然后读取下一条指令（依赖 PC） ADD ADDR 0100 加法指令，实现（ AC）加（ ADDR），且将结果打入 AC SUB ADDR 0101 减法指令，实现（ AC）减（ ADDR），且将结果打入 AC AND ADDR 0110 与指令，实现（ AC） amp。 （ ADDR），且将结果打入AC OR ADDR 0111 或指令，实现（ AC） amp。 （ ADDR），且将结果打入AC NOT ADDR 1000 取反指令，实现，且将结果打入 AC NOT 1001 取反指令，实现，且将结果打入 AC A 异或 B 1010 异或指令，实现（ AC）异或 （ ADDR）， 且将结果打入 AC A加 A 1011 乘 2 指令，实现（ AC）加（ AC），且将结果打入 AC END 1100 结束指令，程序终止运行 表 指令格式说明表 指令周期流程图如下图 所恨死 图 指令流程图 具体的指令流程 LOAD 指令，如图 所示 LOAD 指令流程图 RD BUS→ bus LDAC μ AR 清零 PC→ MM RD、 LDIR。 IRA→μ AR 开始 PC+1→ PC IRB→ MM 取指公操作 M1 M2 STORE 指令，如图 所示 图 STORE 指令流程图 M1 μ AR 清零 PC→ MM RD、 LDIR。 IRA→μ AR 开始 PC+1→ PC IRB→ MM 传数 A LDDR2 bus→ BUS WR 取指公操作 M2 JMP 指令如图 所示 图 JMP 指令流程图 μ AR清零 PC→ MM RD、 LDIR IRA→μ AR 开始 PC+1→ PC IRB→ PC 取指公操作 M1 M2 END 指令如图 所示 图 END 指令流程图 ADD 指令如图 所示 注：所有的双操作数运算指令均和 ADD 相同 M2 μ AR清零 PC→ MM RD、 LDIR。 IRA→μ AR 开始 PC+1→ PC STOP 停止 M1 图 ADD 指令流程图 M1 LDAC μ AR 清零 PC→ MM RD、 LDIR。 IRA→μ AR 开始 PC+1→ PC IRB→ MM RD BUS→ bus LDDR1 ADD LDDR2 取指公操作 M2 NOT （ A）指令如图 所示 注：所有单操作数指令均同此，如 A 加 A 图 NOT(A) 指令流程图 M2 μ AR清零 PC→ MM RD、 LDIR。 IRA→μ AR 开始 PC+1→ PC NOT A LODR2 LDAC 取指公操作 M1 微 指令实现 控制信号选择 ① 运算器部分：如表 所示 名称 功能 所属芯片 DR2_G 使能端，控制 DR2 是否为锁状态 74LS373 DR2_Ctrl DR2 输出控制 74LS373 M 运算器运算控制 74LS181 S0 运算器运算控制 74LS181 S1 运算器运算控制 74LS181 S2 运算器运算控制 74LS181 S3 运算器运算控制 74LS181 AC_G 使能端，控制 AC 是否为锁状态 74LS373 DR1_G 使能端，控制 DR1 是否为锁状态 74LS373 Up_244 上行 244 输出控制端 74LS244 Down_244 下行 244 输出控制端 74LS373 表 运算器部分控制点选择 ② 主、控存部分：如表 所示 名称 功能 所属芯片 WE 控制主存 MM 的读写状态 CMOS 静态 RAM 6116 IR_G 使能端，控制 IR是否为锁状态 74LS373 S1 控制选择 IR的 IRA（高）或 IRB（ B） 74LS157 PC_ 控制 PC 的预置功能 74LS161 PC_CP 控制 PC 的时钟，实现计数功能 74LS161 μ AR_CP 控制μ AR的时钟，实现装入数据 74LS395 μ AR_ 控制μ AR 的清零端 74LS395 表 主控存部分控制点选择 ③ 默认部分：如表 所示 名称 状态 功能 所属芯片 AC_Ctrl L（常接低） AC 输出控制有效 74LS373 DR1_Ctrl L（常接低） DR1 输出控制有效 74LS373 IR_Ctrl L（常接低） IR 输出控制有效 74LS373 MM_ L（常接低） 输出控制 6116 MM_ L（常接低） 片选有效 6116 157_。