基于sopc交通灯的eda课程设计(编辑修改稿)

基于sopc交通灯的eda课程设计(编辑修改稿)内容摘要：

输入，但是该时钟频率对于完成本设计是不够的，数码管以及点阵的动态显示都要用到时钟，而且两个的扫描的时钟频率不一样，这样，就要求对原有的时钟频率进行分频，得到所需要的时钟频率。 时钟与控制器的连接图如下图所示： 图 32 数字时钟信号模块电 3 引脚分配 本模块用到的模块与实验箱的引脚连接如下表所示： 模块名称 信 号名称 FPGA I/O 管脚号 功能说明 时钟模块 CLK Pin_A14 时钟信号 紧急情况模块 S1 Pin_AF5 按键 0 东西方向控制模块 LED1 Pin_AE8 东西方向红灯 LED2 Pin_J22 东西方向黄灯 LED3 Pin_M24 东西方向绿灯 南北方向控制模块 LED10 Pin_F22 南北方向红灯 LED11 Pin_E22 南北方向黄灯 LED12 Pin_F21 南北方向绿灯 数码管显示模块 LEDAG0 Pin_G16 数码管 A 段 LEDAG1 Pin_G17 数码管 B 段 LEDAG2 Pin_F18 数码管 C 段 LEDAG3 Pin_G18 数码管 D 段 LEDAG4 Pin_G15 数码管 E 段 LEDAG5 Pin_G14 数码管 F 段 LEDAG6 Pin_G12 数码管 G 段 LEDAG7 Pin_M21 数码管 DP 段 DEL0 Pin_C22 38 译码器第一个输入端 DEL1 Pin_D22 38 译码器第二个输入端 DEL2 Pin_G9 38 译码器第三个输入端 EDA 课程设计论文 14 点阵显 示模块 DOT_R[0] Pin_C17 点阵第一行 DOT_R[1] Pin_D15 点阵第二行 DOT_R[2] Pin_D14 点阵第三行 DOT_R[3] Pin_D13 点阵第四行 DOT_R[4] Pin_D12 点阵第五行 DOT_R[5] Pin_D10 点阵第六行 DOT_R[6] Pin_C10 点阵第七行 DOT_R[7] Pin_C9 点阵第八行 DOT_R[8] Pin_D21 点阵第九行 DOT_R[9] Pin_C21 点阵第十行 DOT_R[10] Pin_D20 点阵第十一行 DOT_R[11] Pin_D19 点阵第十二行 DOT_R[12] Pin_C19 点阵第十三行 DOT_R[13] Pin_D18 点阵第十四行 DOT_R[14] Pin_C18 点阵第十五行 DOT_R[15] Pin_D17 点阵第十六行 DOT_C0 Pin_L5 416 转换第一个输入端 DOT_C1 Pin_H6 416 转换第二个输入端 DOT_C2 Pin_H7 416 转换第三个输入端 DOT_C3 Pin_H5 416 转换第四个输入端 EDA 课程设计论文 15 总结 通过本次设计，初步了解了 quartusII 软件的基本操作。 熟悉了数码管、点阵的动态扫描方法和原理，了解了 VHDL 语言的结构特点及编程思想，能够编写简单的程序。 在设计过程中，遇到了许多的问题，通过与同学和老师的交流，以及自己在图书馆查找资料，最终完成了本设计。 设计能够按照预期的要求正常工作，但是，设计还存在一些不足，东西方向和南北方向的红绿灯计时时间相同，不能够达到两个方向的时间不同步显示；点阵只能够现实普通的数字和汉字，还不能够现实人形，在红灯亮时 ，人形不动，当绿灯亮时，人形行走，此功能还不能实现。 在接下来的时间里，会在这方面有所突破，完善本设计。 参考文献 ，李立军 . EDA 技术基础 ［ M]. 北京： 北京大学 出版社， ，张洲 .VHDL 基础及经典实例开发 ［ M].西安 ： 西安交通大学 出版社， ，谭克俊，颜得文 .VHDL 编程实例（第四版） ［ M]. 北京： 电子工业出版社 ， .VHDL 开发精解与实例剖析 ［ M]. 北京： 电子工业出版社 ， EDA 课程设计论文 16 附录：源程序清单 十字路口交通灯的设计 学号 030940910 姓名 杨波 library ieee。 库文件 use。 use。 use。 entity traffic is port(clk : in std_logic。 时钟信号 del : buffer std_logic_vector(2 downto 0)。 38 译码器输入 seg : out std_logic_vector(7 downto 0)。 数码管段选 key : in std_logic。 按键 S1，紧急情况 east_west_led_red : out std_logic。 东西方向红灯 east_west_led_yellow : out std_logic。 东西方向黄灯 east_west_led_green : out std_logic。 东西方向绿灯 south_north_led_red : out std_logic。 南北方向红灯 south_north_led_yellow : out std_logic。 南北方向黄灯 south_north_led_green : out std_logic。 南北方向绿灯 hang : out std_logic_vector(15 downto 0)。 点阵的行 lie : out std_logic_vector(3 downto 0) 416 转换输入 )。 end traffic。 architecture behave of traffic is signal count_nanbei : integer range 0 to 45。 signal count_dongxi : integer range 0 to 45。 signal num_nanbei : integer range 0 to 25。 signal num_dongxi : integer range 0 to 25。 signal e_w_shiwei : integer range 0 to 9。 signal e_w_gewei : integer range 0 to 9。 signal s_n_shiwei : integer range 0 to 9。 signal s_n_gewei : integer range 0 to 9。 signal dis : std_logic_vector(7 downto 0)。 signal display : integer range 0 to 10。 signal clk_count : std_logic_vector(13 downto 0)。 signal clk1HZ : std_logic。 signal cdount : std_logic_vector(3 downto 0)。 signal dount : std_logic_vector(8 downto 0)。 signal s : std_logic_vector(2 downto 0)。 EDA 课程设计论文 17 begin process(clk) 分频 begin if (clk39。 event and clk=39。 139。 ) then if(clk_count10000) then clk_count=clk_count+1。 else。