数模混合信号电路设计_数字电路设计流程(编辑修改稿)

数模混合信号电路设计_数字电路设计流程(编辑修改稿)内容摘要：

HDL 或 VHDL),原理图 ,逻辑图表示设计结果 ,有时也采用布尔表达式来表示设计结果。 电路设计 (Circuit Design)：电路设计是将逻辑设计表达式转换成电路实现。 华侨大学 IC设计中心 38 第四阶段：时序验证与版图设计 任务 ：静态时序分析从整个电路中提取出所有时序路径，然后通过计算信号沿在路径上的延迟传播，找出违背时序约束的错误 (主要是 SetupTime 和 HoldTime),与激励无关。 在深亚微米工艺中，因为电路连线延迟大于单元延迟，通常预布局布线反复较多，要多次调整布局方案，对布局布线有指导意义。 流程： 预布局布线 (SDF文件 )网表仿真 (带延时文件 )静态时序分析 布局布线 参数提取 SDF文件后仿真 静态时序分析 测试向量生成。 华侨大学 IC设计中心 39 输出： 物理设计 (Physical Design or Layout Design)：物理设计或称版图设计是 VLSI设计中最费时的一步 .它要将电路设计中的每一个元器件包括晶体管 ,电阻 ,电容 ,电感等以及它们之间的连线转换成集成电路制造所需要的版图信息 . 设计验证 (Design Verification)：在版图设计完成以后 ,非常重要的一步工作是版图验证 .主要包括 :设计规则检查 (DRC),版图的电路提取 (NE),电学规检查(ERC)和寄生参数提取 (PE)。 华侨大学 IC设计中心 40 第五阶段：加工与完备 任务： 联系生产加工，准备芯片的样片测试和应用准备。 流程： 工艺设计与生产 芯片测试 芯片应用。 输出： 用户使用说明书。 上面集成电路设计的五个阶段，每一阶段有不同的任务，有具体的工作流程，也产生对应的输出结果。 华侨大学 IC设计中心 41 集成电路的设计过程： 设计创意 + 仿真验证 功能要求 行为设计（ Verilog） Sing off 集成电路芯片设计过程框架 是 行为仿真 综合、优化 —— 网表 时序仿真 布局布线 —— 版图 后仿真 否 是 否 否 是 — 设计业 — 华侨大学 IC设计中心 42 典型 ASIC设计具有下列相当复杂的流程，实际中包含如下多项基本内容： • 结构及电气规定。 • RTL级代码设计和仿真测试平台文件准备。 • 为具有存储单元的模块插入 BIST(Design For test 设计 )。 • 为了验证设计功能 ,进行完全设计的动态仿真。 • 设计环境设臵。 包括使用的设计库和其他一些环境变量。 使用 Design Compiler工具 ,约束和综合设计 ,并且加入扫描链（或者 JTAG）。 华侨大学 IC设计中心 43 • 使用 Design Compiler自带静态时序分析器 ,进行模块级静态时序分析。 • 使用 Formality工具 ,进行 RTL级和综合后门级网表的 Formal Verification。 • 版图布局布线之前 ,使用 PrimeTime工具进行整个设计的静态时序分析。 • 将时序约束前标注到版图生成工具。 • 时序驱动的单元布局 ,时钟树插入和全局布线。 • 将时钟树插入到 DC的原始设计中。 • 使用 Formality,对综合后网表和插入时钟树网表进行 Formal Verification。 华侨大学 IC设计中心 44 • 从全局布线后的版图中提取出估算的时间延时信息。 • 将估算的时间延时信息反标注到 Design Compiler或者 Primetime。 • 在 Primetime中进行静态时序分析。 • 在 Design Compiler中进行设计优化。 • 设计的详细布线。 • 从详细布线设计中提取出实际时间延时信息。 • 将提取出的实际时间延时信息反标注到 Design Compiler或者 Primetime中。 华侨大学 IC设计中心 45 • 使用 Primetime进行版图后的静态时序分析。 • 在 Design Compiler中进行设计优化（如需要 )。 • 进行版图后带时间信息的门级仿真。 • LVS和 DRC验证 ,然后流片。 华侨大学 IC设计中心 46 在实际工作中，不同的设计团队可能拥有不同的 ASIC设计开发流程，但是这些不同的开发流程只是在对设计流程的各个阶段命名时有一些细微的差别。 总的来说， ASIC设计的必要步骤是缺一不可的。 一个 ASIC芯片的设计必须要有一个团结合作的团队才能够完成。 ASIC开发流程步骤详细描述 华侨大学 IC设计中心 47 ASIC项目的主要步骡包括： ．预研阶段； ．顶层设计阶段； ．模块级设计阶段； ．模块实现阶段； ．子系统仿真阶段； ．系统仿真，综合和版图设计前门级仿真阶段； ．后端版面设计阶段； ．测试向量准备阶段； ．后端仿真阶段； ．生产签字； ．硅片测试阶段。 华侨大学 IC设计中心 48 预研阶段是 ASIC项目开发的最初始阶段，也是开发部门和市场部门工作结合得最紧密的一个阶段。 预研阶段的工作就是要分析产品市场的商业机会，给出初姑的产品结构，并验证产品结构对于商业机会的把握程度。 该阶段的任务： ．初始的产品系统结构设计； ．产品初始规划和资源需求统计； ．风险和成本分析。 1 预研阶段 华侨大学 IC设计中心 49 该阶段输出： ．项目的时间和资源需求估计 ； ．晶片面积的估计 ； ．产品研发预算估计 ； ．初始的产品系统结构设计 ； ．风险分析 ； ．设计路线和开发工具的选定。 华侨大学 IC设计中心 50 可行性分析是预研阶段最重要的一个环节 ，它是对该项目的利润模型、开发周期和风险性的分析。 如果设立 ASIC开发项目的目的是替代目前的一个成功产品，那么降低成本和增强功能是项目的最主要需求。 如果设立 ASIC开发项目的目的是去开拓新的市场或者替代目前尚未成功的产品，开发时间将是项目中优先级最高的需求。 由于项目的开发策略会对整个项目的结构设计、开发等产生巨大的影响，项目的规划者需要根据项目的具体情况在预研阶段开始之前对项目的这些驱动因素进行归纳分析，以制定项目的开发策略。 华侨大学 IC设计中心 51 顶层设计是一个富有创造性的阶段，在这个阶段，要定义。