计算机组成原理考研补习(ppt50)-考试学习(编辑修改稿)

计算机组成原理考研补习(ppt50)-考试学习(编辑修改稿)内容摘要：

ROM区： 2KB RAM区： 3KB （ 1）计算容量： （ 2）芯片数： EPROM 1片、 RAM 2片 A15 ～ A13 为 001 即 A15A14A13 来自 库下载 芯片 芯片地址 片选逻辑 （ 2）芯片地址分配与片选逻辑： 64KB： 16位地址 A15 ～ A0 例 主存 64KB，其中高地址区 2KB用于 I/O空间。 选用 芯片 8KB/片。 （ 1）芯片数： 8片 8KB 8KB 8KB 8KB 8KB A12 ～ A0 A12 ～ A0 A12 ～ A0 A12 ～ A0 A12 ～ A0 CS0=A15A14A13 CS1=A15A14A13 CS2=A15A14A13 CS6=A15A14A13 CS7=A15A14A13 A12A11 来自 库下载 基本概念 存储原理 SRAM：利用双稳态触发器内部交叉反馈存储信息。 DRAM：利用电容存储电荷存储信息。 动态刷新 （ 1）定义：按所存信息定期向电容补充电荷。 （ 2）方式：按行读一遍。 （ 3）刷新周期安排方式 集中刷新、分散刷新、异步刷新 来自 库下载 （ 1）随机存取方式 存取方式 1）可按地址直接访问任一单元； 2）访问时间与单元地址无关。 访问时按顺序查找，访问时间与数据所在位置有关。 （ 2）顺序存取方式 （ 3）直接存取方式 访问时先直接指向一个小区域，再按顺序查找，访问时间与数据所在位置有关。 来自 库下载 第三章 I/O子系统 总线与接口的基本概念 总线 定义：一组能为多个部件分时共享的公共信息 传送线路。 1） CPU内总线 ： CPU芯片内寄存器和算逻部件之间互连的总线。 （ 1）按功能 分类 分类 2） 部件内总线 ：插件板内各芯片之间互连的总线。 3） 系统总线 ：计算机系统内各功能部件之间或各插件板之间互连的总线。 来自 库下载 4） 外总线 ：计算机系统之间，或计算机系统与其他系统之间互连的总线。 （ 2）按时序控制方式 分类 1） 同步总线 ：由控制模块提供统一的同步时序信号控制总线传送操作。 （ 3）按数据传送格式 分类 2） 异步总线 ：不采用统一时钟周期划分，根据传送的实际需要决定总线周期长短，以异步应答方式控制总线传送操作。