交通灯控制电路毕业设计报告(编辑修改稿)

交通灯控制电路毕业设计报告(编辑修改稿)内容摘要：

e 1. 向导中第一页的设定 工程工作路径 Select from one below. (For the TimeQuest version, the lab directory will be LAB1_4) lab_install_directory\QII6_0\Lab1_5\VHDL lab_install_directory\QII6_0\Lab1_5\Verilog lab_install_directory\QII6_0\Lab1_5\Schematic (Ask instructor for the location of the lab installation directory) 8 工程名 pipemult 顶层中实体名（与工程名一致） pipemult 3 选择“下一步”，进入到第二页 4 由于所有的文件共享同一个名字，此时不需添加其它的文件，选择“下一步” 5 设定器件，器件系列选用 Cyclone II，封装选用 FBGA，引脚数选 256，速度级别选 ” Fastest”，在器件列表中选择 EP2C5F256C6，选择“下一步”。 6 在第四页中，可以选择第三方的 EDA 工具。 由于练习是在 Quartus II 中进行的，所以选择 “下一步”。 7 然后出现概述的页面，就选择“完成“。 工程就建好了。 Step 2 设计输入 (以图形编辑器为例 ) 1 建立文件 File〉 New， 选择 Block Diagram/Schematic File. 2 保存文件 File〉 Save as，同时选中 Add file to Current project. 3 用图形编辑器输入设计的四个步骤： 导入逻辑门电路符号、导 入输入 /输出符号、用线连接节点、编译电路。 4 导入逻辑门电路符号 用鼠标双击图形编辑器窗口的空白处或单击左侧工具条中的“门电路”图标。 由此进入到 “库”中进行选择所需元件。 5 导入输入 /输出符号 与第 4 项类似。 6 用线连接节点 点击直角连线工具图标，然后将鼠标置于元件边沿，按下鼠标左键保持不变，拖放连线 至另一元件的端点上。 7 编译电路 使用 processingstart pilation 菜单或单击相应图标运行编译器。 若编译成功通 过，则出现 pilation report 窗口；若编译过程出现错误，则编译自动中止，并在消息 框中显示错误信息。 Step 3。