eda频率计课程设计报告(编辑修改稿)内容摘要：
存在于此模块的输入口，在信号 LOAD 的上升沿后即被锁存到寄存器 REG32B 的内部，并由 REG32B 的输出端输出，然后由 7 段译码器译者成能 在数码管上显示输出的相应数值。 计数器 CNT10 设计要求：有一时钟使能输入端，用于锁定计数值。 当高电平 4 时计数允许，低电平时禁止计数。 本设计可通过实验箱下载验证，将第一全局时钟 CLK接实验箱 1Hz频率信号，第二全局时钟 CLK2 作为待测频率输入，输出接 6个数码管显示所测的频率值。 频率计电路的顶层结构及仿真图 本设计有三个模块组成，测频控制信号发生器 TESTCTL 六个有时钟使能功能的十进制计数器 CNT10 和六个 4 位锁存器 REG4B，如图所示： 频率计电路图 、测频控制信号发生器 TESTCTL TESTCTL 的计数器使能信号 TESTCTL 能产生一个 1 秒脉宽的周期信号，并对频率计的每一个计数器 CNT10 的 ENA 使能端进行控制。 当 TESTCTL 为高电平时允许计数，当为低电平时禁止计数，并保持其所计的脉冲个数。 波形仿真如下： 5 测频控制信号发生器仿真图 、 4 位锁存器 REG4B 停止计数期间，首先需要一个锁存信号 LOAD 的上跳沿将计数器在前 1 功尽弃秒钟的计数值锁存进锁存器中，由七段译码译出并稳定显示。 设置锁存器的好处是，显示的数据稳定。 锁存信号之后，必须有一个清零信号 CLRCNT 对计数器进行清零，为下一秒钟的计数操作做准备。 、十进制计数器 CNT10 此计数器有一使能输入端 ENA，用于锁定计数值。 当高电平时允许计数，低电平时禁止计数。 波形仿真如下： 十进制计数器仿真图 四、总结 电子课程设计是电子类专业学生重要基础实践课，是工科专业的必修课。 经过查资料、选方案、设计电路、撰写设计报告、使我得到一次全面的工程实践训练。 理论联系实际，提高和培养创新能力，为后续课程的学习，毕业设计，毕业后的工作打下基础。 同时，结合 EDA 技术，进行仿真设计，可以体现现代化的设 6 计方法和理念，电子课程设计在培养学生能力方面及动手能力方面有很大提高。 通过本次的课程设计，让我学会了学以致用，更。阅读剩余 0%
本站所有文章资讯、展示的图片素材等内容均为注册用户上传(部分报媒/平媒内容转载自网络合作媒体)，仅供学习参考。
用户通过本站上传、发布的任何内容的知识产权归属用户或原始著作权人所有。如有侵犯您的版权，请联系我们反馈本站将在三个工作日内改正。