半导体制造工艺流程(ppt97)-生产制度表格(编辑修改稿)

半导体制造工艺流程(ppt97)-生产制度表格(编辑修改稿)内容摘要：

F(49%):HNO3(65%):CH3COOH(100%)=2:15:5 Si KOH(3%~50%)各向异向 Si NH4OH:H2O2(30%):H2O=1:1:5 HF(49%):H2O=1:100 Ti ,Co HF(49%):NH4F(40%)=1:10 TiSi2 CVD化學气相沉積 是利用热能、电浆放电或紫外光照射等化学反应的方式，在反应器内将反应物（通常为气体）生成固态的生成物，并在晶片表面沉积形成稳定固态薄膜（ film）的一种沉积技术。 CVD技术是半导体 IC制程中运用极为广泛的薄膜形成方法，如介电材料（ dielectrics）、导体或半导体等薄膜材料几乎都能用 CVD技术完成。 化學气相沉積 CVD 气体 气体 化 学 气 相 沉 积 技 术 常用的 CVD技術有： (1)「常壓化學气相沈積（ APCVD）」； (2)「低壓化學气相沈積（ LPCVD）」； (3)「電漿輔助化學气相沈積（ PECVD）」 较为常见的 CVD薄膜包括有： ■ 二气化硅（通常直接称为氧化层） ■ 氮化硅 ■ 多晶硅 ■ 耐火金属与这类金属之其硅化物 物理气相沈積（ PVD） 主要是一种物理制程而非化学制程。 此技术一般使用氩等钝气，藉由在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质（通常为铝、钛或其合金）如雪片般沉积在晶圆表面。 PVD以真空、測射、离子化或离子束等方法使純金屬揮發，与碳化氫、氮气等气體作用，加熱至 400～ 600℃ （約 1～ 3小時）後，蒸鍍碳化物、氮化物、氧化物及硼化物等 1～10μ m厚之微細粒狀薄膜， PVD可分為三种技術： (1)蒸鍍（ Evaporation）； (2)分子束磊晶成長（ Molecular Beam Epitaxy； MBE）； (3)濺鍍（ Sputter） 解 离 金 属 电 浆（淘气鬼）物 理 气 相 沉 积 技 术 • 解离金属电浆是最近发展出来的物理气相沉积技术，它是在目标区与晶圆之间，利用电浆，针对从目标区溅击出来的金属原子，在其到达晶圆之前，加以离子化。 离子化这些金属原子的目的是，让这些原子带有电价，进而使其行进方向受到控制，让这些原子得以垂直的方向往晶圆行进，就像电浆蚀刻及化学气相沉积制程。 这样做可以让这些金属原子针对极窄、极深的结构进行沟填，以形成极均匀的表层，尤其是在最底层的部份。 离子植入（ Ion Implant） • 离子植入技术可将掺质以离子型态植入半导体组件的特定区域上，以获得精确的电子特性。 这些离子必须先被加速至具有足够能量与速度，以穿透（植入）薄膜，到达预定的植入深度。 离子植入制程可对植入区内的掺质浓度加以精密控制。 基本上，此掺质浓度（剂量）系由离子束电流（离子束内之总离子数）与扫瞄率（晶圆通过离子束之次数）来控制，而离子植入之深度则由离子束能量之大小来决定。 化 学 机 械 研 磨 技 术 • 化学机械研磨技术（化学机器磨光， CMP）兼具有研磨性物质的 机械式研磨 与酸碱溶液的 化学式研磨两种作用，可以使晶圆表面达到全面性的平坦化，以利后续薄膜沉积之进行。 在 CMP制程的硬设备中，研磨头被用来将晶圆压在研磨垫上并带动晶圆旋转，至于研磨垫则以相反的方向旋转。 在进行研磨时，由研磨颗粒所构成的研浆会被置于晶圆与研磨垫间。 影响 CMP制程的变量包括有：研磨头所施的压力与晶圆的平坦度、晶圆与研磨垫的旋转速度、研浆与研磨颗粒的化学成份、温度、以及研磨垫的材质与磨损性等等。 制 程 监 控 量测芯片内次微米电路之微距，以确保制程之正确性。 一般而言，只有在微影图案（照相平版印刷的 patterning）与后续之蚀刻制程执行后，才会进行微距的量测。 光罩检测（ Retical检查） • 光罩是高精密度的石英平板，是用来制作晶圆上电子电路图像，以利集成电路的制作。 光罩必须是完美无缺，才能呈现完整的电路图像，否则不完整的图像会被复制到晶圆上。 光罩检测机台则是结合影像扫描技术与先进的影像处理技术，捕捉图像上的缺失。 当晶圆从一个制程往下个制程进行时，图案晶圆检测系统可用来检测出晶圆上是否有瑕疵包括有微尘粒子、断线、短路、以及其它各式各样的问题。 此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。 一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。 再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 铜制程技术 在传统铝金属导线无法突破瓶颈之情况下，经过多年的研究发展，铜导线已经开始成为半导体材料的主流， 由于铜的电阻值比铝还小，因此可在较小的面积上承载较大的电流， 让厂商得以生产速度更快、电路更密集，且效能可提升约 3040％的芯片。 亦由于铜的抗电子迁移（电版移民）能力比铝好，因此可减轻其电移作用，提高芯片的可靠度。 在半导体制程设备供货商中，只有应用材料公司能提供完整的铜制程全方位解决方案与技术，包括薄膜沉积、蚀刻、电化学电镀及化学机械研磨等。 半导体制造过程 • 後段（ Back End） 后工序 构装（ Packaging）： IC構裝依使用材料可分為陶瓷（ ceramic）及塑膠（ plastic）兩種，而目前商業應用上則以塑膠構裝為主。 以塑膠構裝中打線接合為例，其步驟依序為晶片切割（ die saw）、黏晶（ die mount / die bond）、銲線（ wire bond）、封膠（ mold）、剪切 /成形（ trim / form）、印字（ mark）、電鍍（ plating）及檢驗（ inspection）等。 测试制程（ Initial Test and Final Test） 1 晶片切割（ Die Saw） • 晶片切割之目的為將前製程加工完成之晶圓上一顆顆之 晶粒（ die）切割分離。 举例来说：以 ，每片八寸晶圆上可制作近六百颗以上的 64M微量。 欲進行晶片切割，首先必須進行 晶圓黏片，而後再送至晶片切割機上進行切割。 切割完後之晶粒井然有序排列於膠帶上，而框架的支撐避免了 膠帶的皺摺與晶粒之相互碰撞。 2黏晶（ Die Bond） 黏晶之目的乃將一顆顆之晶粒置於導線架上並以銀膠（ epoxy）黏著固定。 黏晶完成後之導線架則經由傳輸設 備送至彈匣（ magazine）內，以送至下一製程進行銲線。 3銲線（ Wire Bond） IC構裝製程（ Packaging）則是利用塑膠或陶瓷包裝晶粒與配線以成積體電路（ Integrated Circuit；簡稱 IC），此製程的目的是為了製造出所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。 最後整個積體電路的周圍會 向外拉出腳架（ Pin），稱之為打線，作為與外界電路板連接之用。 4封膠（ Mold） 封膠之主要目的為防止濕氣由外部侵入、以機械方式支 持導線、內部產生熱量之去除及提供能夠手持之形體。 其過程為將導線架置於框架上並預熱，再將框架置於壓模機上的構裝模上，再以樹脂充填並待硬化。 5剪切 /成形（ Trim /Form） • 剪切之目的為將導線架上構裝完成之晶粒獨立分開，並 把不需要的連接用材料及部份凸出之樹脂切除（ dejunk）。 成形之目的則是將外引腳壓成各種預先設計好之形狀 ，以便於裝置於電路版上使用。 剪切。