eda设计实验报告多功能数字钟设计(编辑修改稿)

eda设计实验报告多功能数字钟设计(编辑修改稿)内容摘要：

清零；实现开机自动清零；显示时间到23时59分59秒时电路自动清零。 保持电路：通过开关控制时、分、秒各位均保持在当前状态，不随输入脉冲信号变化，我们只需要在需要保持的时候将最低位秒信号输入源断开即可进行保持。 整点报时电路：分别在各小时的59分53秒，59分55秒，59分57秒三个时刻报出一个频率为500Hz的低音，在59分59秒报出一个频率为1KHz的高音。 我们只需要将秒个、秒时、分个、分时、时个、时十的输出在要求报警的时刻的“1”电平输出端进行逻辑组合然后和相应的输入频率进行组合，如果没有到这个时间那么逻辑组合输出为零；一旦到了这个将特定的时刻逻辑组合输出为高电平与频率脉冲接入报时电路，分配给蜂鸣器后，即可完成在特定时间报时的功能。 安装调整电路，并在实验平台上观察结果，直至达到要求为止。 设计提高要求：秒表电路：我们可以用模100的计数功能来完成对秒输入信号的统计，具体原理和计时电路相似，只是需要输入一个较高频率的信号源，我们采用100hz的输入。 它和计时电路同时工作，只是显示的时间不同，我们可以设置一个开关来进行显示选择，秒表电路同样具有清零、保持、显示，原理同上。 四、 各模块说明 分频模块实验板上振荡源为48MHz，为获得秒脉冲信号和报时电路中需要的音频，需要对该振荡源进行分频处理。 处理的过程示意如下： 【1】2分频电路 2分频电路是通过jk触发器完成的，把jk触发器的jk都接高电平于是构成一个T 39。 电路是Qn=Qn非，于是完成二分频电路。 原理图： 波形图：【2】3分频电路3分频电路是通过74160用置数法实现。 其输出端按照如下方式循环计数时就可以对其输入的脉冲进行3分频，输出信号由直接引出。 00000001001074160置数端为低电平有效，所以将作为置数信号的输入。 3分频电路图如下：波形图封装图为：【3】8分频将3个2分频串联实现8分频电路。 8分频电路图如下：波形图为：【4】24分频 将一个8分频和一个3分频连接起来组成一个24分频电路图为：波形图为：封装图为：【5】10分频模10计数器是由计数器74161来QDQCQBQA=1111时置数电路图为：波形图为：封装图为：【6】1000分频 是由三个10分频电路连接而成电路图为：波形图为：封装图为：【7】1khz、500hz、1hz、2hz原理图为：48MHz3分频8分频1000分频2分频2KHz1KHz1000分频2分频1Hz电路图为：波形图为：（由于48mhz和其他的频率相差较大于是只能看见48mhz而其他的频率为一条直线）封装图为：计时模块计时模块包括秒、分、时三个模块，依次进位。 其中秒和分的模块都是一个模60计数器，时模块是一个模24技术区。 计时采用的是同步计数器，它们所用的时钟信号均为１ＨＺ。 【1】 秒计时模块秒钟部分除了要实现自身的59’’置0’’功能以外，还要将这59’’作为进位信号送到分计数器的使能端。 秒钟部分实际上就是一个模60计数器，当。