毕业设计论文_基于fpga电子密码锁设计(编辑修改稿)

毕业设计论文_基于fpga电子密码锁设计(编辑修改稿)内容摘要：

的结构体，是一种放在库中的被编辑单元，并有相应的配置名。 通过配置技术，可以选取多种不同的结构体，以便对 一个设计任务采用仿真工具进行多种配置的性能实验。 另外，配置说明和规定的特性还可以用在多层描述中。 （ TOP DOWN）的设计方法 自上而下的设计方法是现代电子系统的新型设计策略，它从设计的总体要求出发，自上而下地逐步从系统数学模型的设计与仿真，到数据流级的设计与仿真，选择系统设计方案，最后完成系统硬件的整体设计。 VHDL 的自上而下的设计方法不仅体现在它的基本结构由描述外视特性的实体与描述内视行为和结构的结构体构成，同一实体可以有一个以上的结构体，以便设计方案的选择，还体现在系统硬件设计过程的三个层次 ：行为级描述与仿真、 RTL 级描述与仿真、逻辑综合与门级仿真。 逻辑综合与所使用的逻辑综合工具有关，由逻辑综合优化工具生成具体的门级逻辑电路的EDIF（ Electronic Design Interchange Format）网表。 EDIF 网表是一种标准接口，它是一个以 ASCII 字符为基础的中间互换格式，被大多数供应商提供的 CAE/CAD 系统所支持。 半导体制造厂基于这种网表生成 ASIC 芯片的制造工艺， FPGA 则基于这种网表生成用以配置 FPGA 芯片的位流文件。 这三种仿真贯穿系统硬件设计的全过程，从而可以在系统设计 早期发现设计中存在的问题，与传统的自下而上的后期仿真相比大大缩短系统的设计周期，并且利于方案的综合评价与选取。 这是用 VHDL 语言设计基于 FPGA 的电子密码锁设计 8 系统硬件的最突出的优点。 设计语言、仿真平台与开发系统 （ 1）硬件描述语言 电子密码锁的设计采用了功能强大的通用硬件描述语言 VHDL，它具有很强的行为描述能力，设计方法灵活，可以支持自顶向下 (Top Down)和基于库 (LibraryBased)的设计方法，硬件描述与具体的工艺技术和硬件结构无关，能轻易地改变设计的规模和结构，标准、规范易于共享与复用，易于向 ASIC 移植。 （ 2） QuartusⅡ 软件开发工具 本设计采用的软件开发工具是美国 Altera 公司的 QuartusⅡ ，它支持多种设计输入方法，包括原理图输入、文本输入（如 AHDL， VHDL， Verilog HDL 文本文件）和第三方 EDA 工具输入文件（如 EDIF， HDL， VQM 文件），利用该工具所配备的编辑、编译、仿真综合、芯片编程等功能，可将设计电路图或电路描述程序变成基本的逻辑单元写入到可编程的芯片中 (如 FPGA 芯片 )，做成 ASIC 芯片。 （ 3） EDA 实验开发系统 设计中采用的 EDA 实验开发系统，主要用于提供可编程逻辑器件 的下载电路及EDA 实验开发的外围资源，供硬件验证用。 一般包括： ① 实验或开发所需的各类基本信号发生模块； ② FPGA/CPLD 输出信息显示模块； ③ 监控程序模块； ④ 目标芯片适配座以及上面的 FPGA/CPLD 目标芯片和下载电路。 用 QuartusⅡ 进行系统开发的设计流程 使用 QuartusⅡ 进行电子密码锁设计的流程为 （ 1）编写 VHDL 程序 (使用 VHDL File)（见附录）； （ 2）编译 VHDL 程序 (使用 Compiler)； （ 3）仿真验证 VHDL 程序 (使用 Waveform Editor， Simulator)； （ 4）进行芯片的时序分析 (使用 Timing Analyzer)； （ 5）安排芯片管脚位置 (使用 Floorplan Editor)； （ 6）下载程序至芯片 (使用 Programmer)。 基于 FPGA 的电子密码锁设计 9 3 系统 总体 设计 电子密码锁设计的原理 编码总量的确定 电子密码锁随机开锁成功的概率定义为： P=1/NT 其中 P 为随机开锁成功概率， NT 为密码编码总量。 显然要使密码锁保密安全性高， NT 应尽可能大，使 P 趋于零，但 NT 越大，相应电路越复杂，密码的记忆与操作也越麻烦。 故 NT 应有合理的上限和下限。 下限 NTL 的选择应使密码落在随 机开锁可能成功的操作时区以外。 若每一次开锁操作时间为 t，为便于做随机试验，将 NT 分为 n 段并期望在 1/n 段的 1/2 处开锁成功。 此时 p=1/2n 则随机开锁试验期望成功的时间为： Tr=NTt/2n 假定系统设计不考虑误码输入的保护，密码锁在无保护的情况下使操作人员任意作随机开锁试验的时间为 TEN，则： NTL=(2nTEN t)x，其中 x 为最低安全系数。 即： TEN=(NTLt/2n)/x 显然若使 NT=NTL，则 TrTEN，则使分段随机试验不易成功。 由此可得出数字密码锁的编码总量设定是系统设 计安全性、保密性的首要技术指标。 一般来说，当 NT 选定之后， NT 的上限 NTH 原则上是越大越安全，但一般设计时取 NTH=(10～ 1000)NTL 较为合理。 编码制式的选择 编码制式应根据 NT 的大小选取，可分为如下三种： （ 1）密码的各位都可以重码： NT1=ai； （ 2）密码的非相邻位可以重码： NT2=a(a1)i； （ 3）密码的任何一位都不能重码： NT3=a(a1)……(a i+1)。 其中 a 为基数， i 为位数， a 和 i 的选取应该满足 NT≥NTL ， a=2， 3， 4， 10，基于 FPGA 的电子密码锁设计 10 12， 14， 16。 现在以最常用的 a=10， i=6 为例，可以计算出 NT2=0159NT 1， NT 3= T1，所以编码制式考虑是否重码对 NT 有很大影响。 另外，相同制式下不同的基底对编码总量 NT 会有影响，而且基底的选择也会影响到硬件电路的设计。 本文设计的密码锁采用十进制编码，密码各位允许重码，为简化电路设计，密码锁口令采用对串行脉冲计数的方式输入。 误码输入的保护措施 如前所述，电子密码锁的设计应考虑自身的安全保密性，由于编码和捕捉密码的实验都是随机的，若要使 P=1 NT 趋近于 0，必须采取误码输入的保护措施。 假定设定的误码输 入次数不超过三次，误码达到三次时系统应关闭主控电路，拒绝大于三次的密码输入，并且系统进入 报警 状态。 系统正常状态的恢复可采用 万能密码输入或者系统掉电恢复。 方案的提出 方案一：采用数字电路控制。 虽然 采用数字密码锁电路的好处是设计简单 ，但是由于其是纯电路实际，在系统运行时，延时会比较严重。 方案二：通过单片机实现，现在一种新的方案就是采用一种是用以 AT89S51为核心的单片机控制方案。 虽然有灵活的设计和丰富的 IO 端口， 但是单片机设计的缺点是程序运行时容易出现跑飞现象。 通过以上比较显然单片机方案有较大的活动空间 ，不但能实现所要求的功能而且能在很大的程度上扩展功能，而且还可以方便的对系统进行升级，但是由于所学知识不能将其有效的应用，现有环境不能满足，而且单片机的密码锁有一定的不足之处，在运行时程序有时会产生 PC 指针错误，还有基于现在所学知识的应用， 所以基于以上比较提出了第三种方案。 方案三： 利用 FPGA 设计电子密码锁，其成本低，设计方便（有相应的开发板），现有资源充足，实现比较容易，更利于系统的维护改进和升级，可靠性更高，更安全。 通过以上比较描述，本设计采用基于 FPGA 的电子密码锁设计方案。 基于 FPGA 的电子密码锁设计 11 系统设计要求 设计 一个具有较高安全性和较低成本的通用电子密码锁，具体功能要求如下： （ 1）数码输入：每按下一个数字键，就输入一个数值，并在显示器上的显示出 该数值，同时将先前输入的数据依序左移一个数字位置。 （ 2）数码清除：按下此键可清除前面所有的输入值，清除为 “0000”。 （ 3）密码更改：按下此键时会将目前的数字设定成新的密码。 （ 4）激活电锁：按下此键可将密码锁上锁。 （ 5）解除电锁：按下此键会检查输入的密码是否正确，密码正确即开锁。 系统 设计描述 本系统为一个 简洁型的 电子密码锁，该系统以开发板为主要核心，采用 4*4 的 键盘，前 10 个键为数字键， 8 个数码管显示密码输入，后面的按键实现电子密码锁的各个功能，总体外观如图 所示。 F P G A 控制 模 块12 3 45 6 7890 * 确 定密 码清 除上 锁解 锁扬 声 器 图 电子密码 锁 外观 图 上图为在实验开发板上实现，使用开发板有十六个按键，分别对应数字 0 到 9和各个功能键， LED 显示为开发板上数码管显示。 基于 FPGA 的电子密码锁设计 12 设计思路及 各功能模块描述 电子密码锁 可以 由 三 个部分组成：数字密码输入电路、密码锁控制电路、密码锁显示电路。 作为密码锁的输入部分，可选择的方案有数字机械式键盘和触摸式数字键盘等多种。 考虑种种因素主要 是成本和使用寿命因素，本设计采用通用的数字机械式键盘。 数字电子密码锁的显示信息电路可采用 LED 数码管显示和液晶屏幕显示两种。 液晶显示具有高速显示、高可靠性、易于扩展和升级等优点，但是普通液晶显示屏存在亮度低、对复杂环境的适应能力差等缺点，在低亮度的环境下还需要加入其它辅助的照明设备，驱动电路设计相对复杂，因此本设计的显示电路使用通用的 LED 数码管。 根据以上选定的输入设备和器件，并考虑到实现各项数字密码锁功能的具体要求。 本 设计分为 三 个大的功能模块。 图 为数字电子密码锁系统总体框图。 键 盘 扫 描 电 路电 子 密 码 锁 输 入 模 块键 盘 按 键 消 抖 电 路时 序 产 生 电 路键 盘 译 码 电 路扫 描 信 号按 键 输 入密 码 锁 控 制 电 路开 / 关 门 锁 电 路寄 存 器 清 楚 信 号 发 生 电 路数 值 比 较 电 路按 键 数 据 缓存 器报 警 器 电 路B C D 七 段 译 码 电 路显 示 电 路七 段 数 码 管 图 数字电子密码功能模块图 （ 1） 密码锁输入电路包括时序产生电路、键盘扫描电路、键盘弹跳消除电路、基于 FPGA 的电子密码锁设计 13 键盘译码电路等几个小的功能电路。 模块的功能是：将用户通过键盘输入的数字密码，确认密码是否输入， 产生电路中使用的三种不同频率的工作脉冲波形，即系统时钟脉冲、弹跳消除取样信号和键盘扫描信号； 为了加强按键按下的准确性加 了 去抖模块。 作为电子密码锁的输入电路，数字密码输入电路可采用一个 44 的通用开发板上的键盘作为本设计的输入设备。 开发板键盘具有低成本、可靠性高、构成 电路简单、技术成熟和应用广泛等特点，因此将其应用到通用电子密码锁中还是比较适宜的。 （ 2） 密码锁控制电路包括按键数据的缓冲存储电路，密码的清除、变更、存储、激活电锁电路（寄存器清除信号发生电路），密码核对（数值比较电路），解锁电路（开/关门锁电路）等几个小的功能电路。 模块功能：用于密码的更改，密码的清除， 以及 对密码锁的工作状态更改，对输入密码次数的计数功能，还有就是更智能化，更符合人们的思维，按键的时候都是习惯看输入数字的移位情况。 （ 3）密码显示电路主要将显示数据的 BCD 码转换成相对应的编码。 如，若选 用七段数码管显示电路，主要将待显示数据的 BCD 码转换成数码器的七段显示驱动编码。 从图 系统的总体走向图可知： 通过时序产生键盘扫描信号，由键盘输入密码或者功能按键，当然在这过程中要经过按键去抖，最后将将所输入的键盘值译码得到具体的数字或者功能键；将输入值输入键盘数据存储器，在这里面可以将键盘值存储或者清除，再经过比较电路，比较输入值与原来存储的是否一致，如果一致则开启锁，如果不一致则报警（在报警后可以通过输入万能密码或者断电复位等可以解决）；在经过存储电路时，同时将所输入的值通过 LED 显示出来，显示将通 过 BCD 译码电路，将所获取的值显示在 LED 数码管上。 系统流程 系统流程图如图 ： （不能光有一个图，必须配有对图的文字说明， 把系统的流程说清楚） 基于 FPGA 的电子密码锁设计 14 开 始系 统 复 位 ，初 始 化键 盘 输 入判 断 为 密 码 输 入还 是 功 能 输 入密 码 输 入 功 能 输 入 输 入判 断 密 码 是 否正 确解 锁显 示 输 入判 断 是 什 么 功能执 行 功 能是 功 能 输 入是 密 码 输 入是 与 相 应 的 功 能 键 值 相 等报 警否不 与 相 应 的 功 能 键 值 相 等什 么 都 不 是 图 系统流程图 基于 FPGA 的电子密码锁设计 15 4 系统详细设计 输入模块 图 是电子密码锁的输入电路框图，由键盘扫描电路、弹跳消除电路、键盘译码电路、按键数据缓存器，加上外接的一个 34 矩阵式键盘组成。 图 电子密码锁的输。