基于fpga的线型ccd高速驱动采集一体化控制板设计(编辑修改稿)

基于fpga的线型ccd高速驱动采集一体化控制板设计(编辑修改稿)内容摘要：

继续增 加，耗尽区将进一步向半导体内延伸，西南科技大学本科生毕业论文 9 将半导体电子吸引到表面，形成一层极薄但电荷浓度很高的反型层。 CCD 中电荷从一个位置转移到另一个位置，在开始时刻，有一些电荷存储在偏压为 10V 的第一个电 极下的势阱中，其它电极上均加有大于阈 值的较低电压。 经过一定时刻后，各电极上的电压发生变化，电荷包向右移动。 将按一定规律变化的电压 (如外部的时钟电压 )加到 CCD 各电极上，电极下的电荷包就沿半导体表面按一定方向转移到输出端，实现图像的自扫描，从而将照射在 CCD 上的光学图像转换成电信号图像，直接显示图像全貌。 图 32 是线阵 CCD 的 结构示意图，可以看出器件主要有光敏区、转移区、输出单元这三部分组成。 光敏区由 N 个光敏元排成一列，光敏单元始终进行光积分，当转移栅加高电平时， N 个光信号电荷包并行转移到所对应的那位 CCD 中，然后，转移栅加低电平，转移中断，进行下一行积分。 N 个电荷包依次沿着 CCD 串行传输，每驱动一个周期，各信号电荷包向输出端方向转移一位，第一个驱动周期输出第一个光敏元信号电荷包。 第二个驱动周期输出第二个光敏元信号电荷包，依次类推，第 N个驱动周期输出第 N 个光敏元信号电荷包。 当一行的 N 个信号全部读完，产生一个触发 信号，使转移栅变为 高电平，将新一 行的 N 个光信号电荷包并行转移到 CCD 中，开始新一行信号传输和读出，周而复始。 图 32 线阵 CCD 结构图 CCD 的主要特性参数 转移效率 转移效率 η是指电荷包在进行每一次转移中的效率，即电荷包从一个栅转移到下一个栅时，有 η部分的电荷转移过去，余下 e 部分没有被转移， e 称转移损失率，根据电荷守恒原理有 ： η=1－ e () 由定义可知，一个电荷量为 0Q 的电荷包，经过 n 次 转以后的输出电荷量应为 : 0 nn () 西南科技大学本科生毕业论文 10 即总效率为 : 0/ nn () 由于 CCD 中的信号电荷包大都要经历成百上千次的转移，即使η 值几乎接近 1，但其总效率往往仍然很低。 暗电流 CCD 成像器件在既无光注入又无电注入情况下的输出信号称暗信号，即暗电流。 暗电流的根本起因在于耗尽区产生复合中心的热激发。 由于工艺过程不完善 及材料不均匀等因素的影响， CCD 中暗电流密度的分布是不均匀的。 暗电流的危害主要有两个方面，即限制器件的低频限和引起固定图像噪声。 灵敏度 指在一定光谱范围内单位曝光量的输出信号电压 (电流 )。 曝光量是指光强与光照时间之积，也相当于投射到光敏元上的单位辐射功率所产生的电压 (电流 )，其单位为V/W（ A/W）。 CCD 的光谱响应基本上由光敏元材料决定，也与光敏元结构尺寸差异、电极材料和器件转移效率不均匀等因素有关。 光谱响应 CCD 对不同波长的光的响应程度是不一样的。 例如， CCD 对蓝光的响应是比较差 的，这是因 为在多晶硅中蓝光被吸收的比较厉害，以及在多晶硅 — 氧化物 — 硅等层中引 起的多层干涉的结果。 通常把响应度等于峰值响应的一半所对应的波长范围称为光谱响应范围。 普通 CCD 的光谱响应范围为 400～ 1100nm。 噪声 CCD 的噪声可归纳为三类 :散粒噪声、转移噪声和热噪声。 (1) 散粒噪声 在 CCD 中，无论是光注入、电注入还是热产生的信号电荷包的电子数总有一定的不确定性，也就是围绕平均值上下变化，形成噪声。 这种噪声常被称为散粒噪声，它与频率无关，是一种白噪声。 散粒噪声代表着器件最高信噪比的极限，片外的信号处理电路不 能对此噪声进行抑制。 (2) 转移噪声 转移噪声主要是由转移损失及表面态俘获引起的噪声，这种噪声具有累积性和相关性。 累积性是指转移噪声是在转移过程中逐次累积起来的，与转移次数成正比。 相关性是指相邻电荷包的转移噪声是相关的，因为电荷包在转移过程中，每当有一过量西南科技大学本科生毕业论文 11 △ Q 电荷转移到下一势阱时，必然在原来势阱中留下一减量△ Q 电荷，这份减量电荷叠加到下一个电荷包中，所以电荷包每次转移要引起两份噪声。 这两份噪声分别于前、后相邻周期的电荷包的转移噪声相关。 (3) 热噪声 热噪声是由于固体中载流子的无规则热运动引起的，在 OK 以上，无论其中有无外加电流通过，都有热噪声，对信号电荷注入及输出影响最大，它相当于电阻热噪声和电容的总宽带噪声之和。 以上 3 种噪声源是独立无关的，所以 CCD 得总噪声功率是它们的均方和。 在 CCD图像数据采集过程中，要尽可能的得到精确的 CCD 信号，且最大程度的降低 CCD的噪声，提高信噪 比。 降低噪声的主要方法有 :采用相关双采样 CDS(Correlated Double Sampling)技术、双斜积分法、小波变换校正法、提高 CCD 工作频率、带通滤波器法、制冷方法等。 本系统采用了基于数字技术的相关双采样方法对噪声进 行抑制。 分辨率 分辨率是摄像器件最重要的参数之一，它表明 CCD 成像器件对景物细节的鉴别能力。 通常用每毫米能分辨的线对数表示，即 lp/mm。 有时也用可分辨的最小尺寸表示，它是可分辨的空间频率的倒数。 例如一个 CCD能分辨的最大空间频率为 20lp/mm，则可分辨的最小尺寸为。 分辨率与 CCD 器件的像素尺寸有直接关系，像素尺寸越小，分辨率越高。 通常可分辨的最小尺寸约为像素尺寸的 2 倍。 目前 CCD 的像素尺寸为 6～ 14um，可分辨的最小尺寸为 ～ ，对应的线对数为 85～35lp/mm。 CCD 驱动电路设计 CCD 是图 像采集系统的核心，在应用 CCD 图像传感器时，需要解决的问题主要有两个，即产生正确的脉冲时序驱动 CCD器件和输出信号的采集处理。 为了保证 CCD图像传感器正确稳定的工作并充分发挥它的光电转换功能，必须设计出能够产生符合CCD 器件工作所需时序的驱动控制电路。 系统利用先进的 FPGA 技术产生高速稳定的 CCD 驱动时序，具体的程序实现部分将在第四章详细介绍。 TCD1501D 芯片基本结构 系统选用了日本东芝公司生产的 TCD1501D 线阵 CCD 图像传感器，它是一款高速、低暗 电流的 5000 像元线阵 CCD 器件。 芯片封装形式为 DIP22 双列直插式，TCD1501D 的管脚分部和结构如 图 33 所示，表 31 为引脚名称说明。 西南科技大学本科生毕业论文 12 表 31 TCD1501D 引脚说明 图 33 TCD1501D 管脚图 图 34 所 示为 TCD1501D 原理结构图，由图可知， TCD1501D 由光敏区、转移栅、模拟移位寄存器及信号输出单元组成。 该传感器内部包含一列 5076 个光敏二极管，前面 64 个和后面 12 个是作暗电流检测而被遮蔽的，中间 5000 个光电二极管是曝光像敏单元。 当扫描一张 A3 的图纸时可达到 16 线 /mm 的精度，该器件工作在 5V驱动脉冲， 12V 的电源条件下。 图 34 TCD1501D 结构 图 φ1E、 O 电荷转移脉冲 φ2E、 O 电荷转移脉冲 φ1B 末级时钟 φ2B 末级时钟 SH 帧转移脉冲 RS 复位脉冲 SP 采样保持脉冲 CP 钳位脉冲 OS 信号输出 DOS 补偿信号输出 SS 地 OD 电源 NC 未连接 西南科技大学本科生毕业论文 13 TCD1501D 的 光谱响应特性曲线如 图 35 所示。 光谱 响应范围从 400nm 到 1100nm，峰值对应的波长为 550nm。 图 35 光谱响应曲线 TCD1501D 驱动电路 设计 由于 TCD1501D 的时序逻辑是通过 FPGA 发出信号驱动的， FPGA 的引脚为CMOS 电平标准，而 TCD1501D 所需的驱动信号为 TTL 电平标准，但 CMOS 电路的驱动电流较小，不能够直接驱动 TTL 电路，所以需要对 FPGA 输出的 CCD 驱动信号进行电平标准转换。 系统中使用 74LVC16245 实现电平标准转换的功能，它是 16 位高速 CMOS 双向 线驱动器， 采用单电源供电方式， 可以增强电流驱动能力，工作频率可达 40MHZ。 由于 74LVC16245 输入高电平的最小值为 2V，输出高电平为 5V，所以利用它达到了驱动 TCD1501D 所需高电平电压值的作用。 其工作方式如表 所示。 表 74LVC16245 工作状态表 控制输入端 工作方式 OE DIR L L B 端输入， A 端输出 L H A 端输入， B 端输出 H X 隔离状态 本设计设定 VCC 为 ， OE 和 DIR 同设为低电位，这样 74LVC16245 工作模式为 B 端输入， A 端输出。 图 36 所示为系 统的 CCD 驱动电路硬件原理图。 该电路提供了 TCD1501D 正常工作所需的全部驱动信号以及 12V 的电源接口。 由于 74LVC16245 可以同时驱动两片 TCD1501D，所以这里设计了两个接口 P1 和 P2。 图中 CCDOD 和 CCDEV为线阵 CCD 的采集到的图像信号接收端，最终接到 VSP5010的 34 脚和 47 脚上。 西南科技大学本科生毕业论文 14 1DIR11B121B23GND41B351B46VCC71B581B69GND101B7111B8122B1132B214GND152B3162B417VCC182B5192B620GND212B7222B8232DIR242OE252A8262A727GND282A6292A530VCC312A4322A333GND342A2352A1361A8371A738GND391A6401A541VCC421A4431A344GND451A2461A1471OE48G174LVC16245DGNDDGNDVIOVIODGNDDGNDDGND DGNDDGND1EOB1EOBRSCPSPDGNDDGND2EOBRSCPSP2EOBSHSH12v12v1 23 45 67 89 10P1Header 5X21 23 45 67 89 10P2Header 5X2DGNDDGNDDGNDVIOVIOCCDEVCCDOD DGNDDGNDDGNDDGND1EOB_12EOB_1RS_1CP_1SP_1SH_11EOB_1 2EOB_1RS_1 CP_1SP_1 SH_11EOB_22EOB_2RS_2CP_2SP_2SH_2 1EOB_22EOB_2RS_2CP_2SP_2SH_2 图 36 CCD 驱动电路硬件 设计 AFE 电路设计 AFE 功能分析 AFE（ Analog Front End） ，又称模拟前端处理。 CCD 图像传感器输出的模拟图像信号需要经过信号调 理和 A/D 转换，使之成为数字信号形式，这样才能传给后端处理器。 AFE 的作用就是将 CCD 输出的模拟图像信号箝位和放大到 A/D 转换器所需要的电平。 模拟前端系统的工作将直接影响各类应用采集系统的动态范围、分辨率、信噪比、线性度、速度等重要参数，它是提高系统采样范围及其采样位数的基础之一。 一个完整的 AFE 处理器包括输入箝位，相关双采样， 程控增益放大，模数转换等功能。 VSP5010 简介 本设计摒弃了以分离采样保持器结合运放的方案，而采用众多数码相机的方案，用一块 专用的 AFE 芯片来完成信号放大、增益调 节、相关双采样、及模数转换。 这样的方案由于采用了单芯片设计方案，系统将具有更好的可靠性、稳定性。 本 设计中采用 TI 的 VSP5010 前端信号处理芯片。 VSP5010 是一款面向 CCD 的完善的低功耗双通道模拟信号处理器。 它内含最高 31MSPS 的相关双采样（ CDS）电路、可编程增益放大器（ DPGA）、 14 位精度的最高采样率为 31MSPS 的 A/D 转换器。 VSP5010 可以工作在三种模式下，对 CCD 信号、模拟视频信号和普通的交流信号进行 A/D 转。 VSP5010 以其高精度、高速度的模数转换能力，以及它所具有的完善的西南科技大学本科生毕业论文 15 性能结 构，广泛的应用在工业控制、医疗仪器、科学研究等领域的高精度图像。