南京邮电大学matlab软件设计doc(编辑修改稿)

南京邮电大学matlab软件设计doc(编辑修改稿)内容摘要：

3 9. 已知 系统的状态方程为：  1222211 )1(yy yyyy ，其中 )0(,)0( 21  yy ，请构建该系统的仿真模型，并用 XY Graph 模块观察 21,yy 相轨迹。 原理图： 参数配置。 [Sum] List of signs: |+ 其他默认 [integrator] Initial condition: [integrator1] Initial condition: 14 结果： 10. CD74HC00仿真（数字电 路） 15 实现方法： 这里就是四个与非门的实现，利用 Logical Operator 模块做出四个与非门，还要再和 Vcc 和 Gnd 相与，再输出。 然后用 Subsystem 封装成子系统即可； 原理图： (1)、封装前的原理图 16 （ 2）、分装后的测试原理图 17 结果： 分析： 前两路分别为产生“ 1100”和“ 0101”的脉冲发生器的波形，后四路波形则分别为四个与非门的输出； 可以看到，四路输出信号与输入信号均符合与非逻辑的关系，符合 7400 的真值表， 18 设计正确。 11． 2FSK 信号的生成与接收滤波 要求： 1) 产生 二进制 [0， 1]随机信号波，信号波特率为 1000B 2) 对此信号进行 2FSK 调制， f1=1500Hz, f2=3050Hz 3) 加入高斯白噪声 4) 在接收端进行带通滤波 5) 抽样速率为 20KHz. 6) 观察滤波前后信号的波形和频谱。 实现方法： 利用 Bernoulli Binary Generator 模块产生随机信号； 利用 Sine Wave 模块产生 f1=1500Hz, f2=3050Hz 的载波，结合 Switch 模块进行2FSK 调制； 利用 AWGN Channel 模块构建高斯白噪声信道，其参数设置为：信噪比： 10dB，输入信 号功率： 1W； 利用 Digital Filter Design 设计带通滤波器，分别为 1500Hz 和 3050Hz 滤波 然后利用相干解调，在将两个载波相加，用符号函数判决出原信号。 原理图： （ 、 ） 参数设计： [Sine Wave]: Frequency:1500 Hz 其他：默认 [Sine Wave 1]: Frequency:3050 Hz 其他：默认 [Bernoulli Binary Generator] Sample time:1/1000 其他：默认 [Switch]: Threshoid:1/2 其他：默认 [AWGN Channel] SNR:10 db Power:1W 其他：默认 [Digital Filter Design ] Bandpass。 Fs:20kHz Fstop1: Fpass1:: Fstop2:2KHz Fpass:: 其他：默认 [Digital Filter Design 1 ] 19 Bandpass。 Fs:20kHz Fstop1: Fpass2:: Fstop2: Fpass2:4KHz: 其他：默认 调制的原理图： 20 调制加解调的原理图： 结果： 频谱图： 21 调制、解调的波形图： 22 结果分析：原信号经过 2FSK调制，经过噪声信道，再进行滤波、相干解调，最后又恢复出原信号，结果符合题目要求，系统设计正确。 滤波器等相关设备的参数也设置恰当。 实验成功。 12. 创 建一个简单的离散多速率系统：单位阶跃信号经过具有不同速率的采样后分别用作两个离散传递函数的输入。 这两个离散传递函数有相同的有理分式 zz ，但采样时间和时间偏置二元对分别设为 [1 , ]和 [ , 0]。 要求：观察这两个离散传递函数的输出有什么不同；用不同的颜色标帜不同采样速率系统。 （通信系统） 原理图： 23 结果 二、模拟数字电路仿真实验 (一 ) 数字逻辑电路基础 熟悉常用逻辑单元的特性，学会运用基本逻辑单元（与、或、非、异或、 RS 触发 器、D 触发器、 JK 触发器等），修改参数、增减输入 /输出端。 (二 ) 组合逻辑电路仿真 24 设计二 /四线译码器 实现方法： 利用 Logic Operator 模块实现非门和与非门； 利用 Pulse Generator 模块产生 0101 和 0011 序列码，用来检验设计出的子系统。 原 理 图 ： 封装前原理图： 25 结果及分析 26 分析： 当 !EN端置 0时，此时，随着第二、三两路信号输入的不同，作为输出端的 Y0,Y1,Y2,Y3依次输出低电平，符合真值表要求，证明设计的子系统工作正常。 27 分析 ：当 !EN 端置 1 时，子系统没有被使能。 此时，作为输出端的 Y0,Y1,Y2,Y3 没有随着输入 A0， A1 作出相应变化，而是一直输出高电平，证明设计的子系统工作正常。 设计正确。 设计四选一数据选择器 能仿真测试，并设计成子系统元件 实现方法： 利用的模块同上； 地址信号用 Pulse Generator 产生； D0 到 D3 也由 Pulse Generator 模块产生，为了区分各路信号，将其信号周期依次设置为 , , 和 秒。 28 原理图 结果及分析： 29 前两路分别为输入信号，组合产生 00， 01， 10， 11 的地址信号；第四到第七这四路信号为 D0 到 D1，它们的频率各不相同；最后一路为输出信号； 可以看出，随着输入的地址信号的变化，输入一次输出该地址信号对应的信号。 子系统设计成功。 (三 ) 时序逻辑电路仿真 设计四位二进制计数器（带置位和清零） 实现方法： 利用 JK 触发器和逻辑门构成之。