soc技术及其发展(编辑修改稿)

soc技术及其发展(编辑修改稿)内容摘要：

电参数等条件的相互兼容。  设计方法的研究 SoC 的出现对设计方法也提出了更高的要求。 这主要包括设计软件和设计方法的研究和提高，使设计工程师在设计阶段就能正确地仿真出电路系统的全部功能和真实性能指标。  嵌入式 IP 核设计技术 SoC 是许多嵌入式 IP 核的集成，所以有许多 IP 核亟待研究开发，例如 Controlle、 DSP、Interface、 Bus 及 Memory 技术等。 IP 核不仅指数字 IP 核，同时还包括模拟 IP 核。 模拟 IP核通常还含有电容、电感等。 同时 IP 核还分为软核（ Soft Core）、硬核（ Hard Core）、固核（ Firm Core）。  测试策略和可测性技术 为了检测设计中的错误，可测性设计是必需的。 SoC 测试可用结构测试和可测性设计等方法。 DFT 技术包括内建自测试、扫描测试及特定测试等。  软硬件协同设计技术 目前的系统若不包括软件则不成为一个完整的系统，所以 SoC 应该说是一个软件和硬件整合的系统。 系统仿真时必须将软件和硬件结合在一起进行仿真。  安全保密技术 该技术涵盖算法和软硬件实现，在通信和金融（例如 IC 卡）中成为重要。 常用加密算法有 DES 和 RSA 等。 这 9 个方面是进行 SoC 开发时必须要认真考虑 的问题，任何一个忽视，都会在产品的性能和成本方面带来巨大影响。 因此，研究开发 SoC 首先应从市场需要出发，选定一个研究开发的目标。 4 SoC 中的核心 — IP 芯核 过去完成完整系统功能的是一块或多块多层 PCB或多层 MCM，随着半导体工艺的发展，一个完整的系统可以在一块芯片上实现。 目前设计师把预先设计好的功能块代替需要单独设计的部件，把它们连接在一起放在一个芯片上，这些功能块芯核包括微处理器、 DSP、接口I/O、存储器等。 以上功能块芯核均称 IP 芯核。 IP 是受专利、产权保护的所有产品、技术和软件。 对于SoC， IP 芯核 是组成系统级芯片的基本功能块，它可以由用户开发， IC 厂家开或第三方开发。 IP 芯核可以是一个可综合的 HDL 或是一个门级的 HDL 或是芯片的版图。 它通常分为硬核、固核、软核。 硬核是被投片测试验证过的具有特定功能针对具体工艺的物理版图。 固核是将RTL级的描述结合具体标准单元库进行逻辑综合优化形成的门级网表，它可以结合具体应用进行适当修改重新验证，用于新的设计。 软核是用硬件描述语言 HDL 或 C 语言写成的功能软件，用于功能仿真，具有较大的灵活性。 目前也有人正在研究将专有算法（ PA proprietary algorithm）通过软件工具转换成 IP 芯核的工作。 IP 芯核应具备以下特点： 5 1) 高的可预测性 2) 可能达到的最好性能 3) 根据需要可灵活重塑 4) 可接受的成本 目前采用 IP 芯核的最主要的动力是能缩短 SoC 的研制周期，快速投放市场。 用 IP 芯核设计比从头到尾设计芯片节省 40%以上的时间。 另一个重要原因是设计工具和制造能力的脱节，现有设计工具不能满足 SoC 的设计需要。 第三是成本因素，选择 IP 芯核意味着降低了该部件的设计验证成本。 目前 IP 芯核已成为 SoC 设计的基础， SoC 研制成功的关键是是否有大量可用的 IP 芯核和先进的工艺加工线，见图 2。 今后 50%以上的 SoC 设计将基于 IP 芯核。 图 3是 ICE 给出的世界 IP 芯核市场预测， 1999 年为 亿美元，增长率为 %。 5 SoC 技术的展望。