fpga内嵌的块ram及其在fft算法中的应用(编辑修改稿)

fpga内嵌的块ram及其在fft算法中的应用(编辑修改稿)内容摘要：

的 方式 实现更宽 数据 位的 双端口 RAM。 另外，真正双端口 RAM 模型也支持混合端口宽度，如表 2 所示。 表 2 真正双端口 RAM 模型的混合端口配置 在真正双端口 RAM 模式中， RAM 的输出只能配置成 readduringwrite 模式。 这意味着在写操作执行过程中，通过 A或 B 端口写入到 RAM 的数据，可以 分别通过输出端口 A 或B 输出。 当输出寄存器被旁路时，新数据在其被写入的时钟的上升沿有效。 当两个端口同时向同一个地址单元写入数据时，写冲突将会发生，这样存入该地址单元的将是未知的。 要实现有效地向同一个地址单元写入数据， A端口和 B端口时钟的上升沿的到来之间必须满足一个最小写周期时间间隔。 因为在写时钟的下降沿 ，数据被写入 M4K RAM 块 中 ，所以 A端口时钟的上升沿要比 B端口时钟的上升沿晚到来 1/2 个最小写时钟周期，如果不满足这个时间要求，则存入此地址单元的数据无效。 RAM 用做移位寄存器 在 DSP 应用 情况中，可以将内嵌的 RAM 块配置成移位寄存器，例如 FIR 滤波器、随机数据产生器、多通道滤波器、自相关和互相关功能模块等，在这些和其他需要本地存储的DSP 系统中，一般是利用触发器来实现，但是 这种方法会 耗费很多的逻辑单元 ，尤其是在实现较大的移位寄存器时。 而利用内嵌的 RAM 块 实现移位存储器，既 可以节约逻辑单元和布线资源，同时 也可以提高 效率。 假设 设计一个移位寄存器，输入数据宽度为 w，抽头数为 n，抽头长度为 m，如图 4 所示。 在用 RAM 块实现移位寄存器时，需要满足 w*n 小于 RAM 块的最大支持的数据宽度，w n m 小于 RAM 块的最大比特数。 M4K 的最大数据宽度为 36bit，最大比特数为 4608。 而如果需要更大的移位寄存器可以用更多的 RAM 级联实现。 图 4 移位寄存器 RAM 用做 ROM M4K RAM 块还可以配置成 ROM，可以使用存储器初始化文件（ .mif）对 ROM 进行初始化，在上电后使其内部的内容保持不变，即实现了 ROM 功能。 RAM 实现 FIFO 实际上，在 FIFO 的具体实现时， RAM 的部分是采用简单双端口模式操作的，一个端口只写数据而另一个端口只读数据，另外在 RAM 周围加一些控制电路 ，下面将详细介绍由内嵌 RAM 块配置成的 FIFO 在 FFT 算法中的应用。 FIFO 在 FFT 算法中的应用 FFT 简介及其乒乓操作 快速傅立叶变换（ FFT）在数字信号处理中具有非常重要的地位，并且有着广泛的应用，其中 FFT 的运算速度和占用的存储单元是设计中重点考虑的方面，在实现 FFT 算法的各种方法中，基于 FPGA的实现在速度、精度和性价比 等方。