cpu术语详解(编辑修改稿)内容摘要:
PGA2等等)、接口类型(例如 Socket 370, Socket A, Socket 478, Socket T, Slot Socket 940 等等)、前端总线频率( FSB)等等。 因此,核心类型在某种程度上决定了 CPU的工作性能。 一般说来,新的核心类型往往比老的核心类型具有更好的性能(例如同频的 Northwood 核心 Pentium 4 GHz 就要比 Willamette 核心的 Pentium 4 性能要高),但这也不是绝对的,这种情况一般发生在新核心类型刚推出时,由于技术不完善或新的架构和制造工艺不成熟等原因,可能会导致新的核心类型的性能反而还不如老的核心类型的性能。 例如,早期 Willamette核心 Socket 423 接口的 Pentium 4的实际性能不如 Socket 370接口的 Tualatin核心的 Pentium III和赛扬,现在的低频 Prescott核心 Pentium 4 的实际性能不如同频的 Northwood核心 Pentium 4 等等,但随着技术的进步以及 CPU 制造商对新核心的不断改进和完善,新核心的中后期产品的性能必然会超越老核心产品。 CPU 核心的发展方向是更低的电压、更低的功耗、更先进的制造工艺、集成更多的晶体管、更小的核心面积(这会降低 CPU 的生产成本从而最终会降低 CPU的销售价格)、更先进的流水线架构和更多的指令集、更高的前端总线频率、集成更多的功能(例如集成内存控制器等等)以及双核心和多核心(也就是 1个 CPU 内部有 2 个或更多个核心)等。 CPU核心的进步对普通消费者而言,最有意义 的就是能以更低的价格买到性能更强的 CPU。 在 CPU 漫长的历史中伴随着纷繁复杂的 CPU核心类型,以下分别就 Intel CPU 和 AMD CPU 的主流核心类型作一个简介。 主流核心类型介绍(仅限于台式机 CPU,不包括笔记本 CPU和服务器 /工作站 CPU,而且不包括比较老的核心类型)。 Intel CPU 的核心类型 Tualatin 这也就是大名鼎鼎的 “ 图拉丁 ” 核心,是 Intel在 Socket 370架构上的最后一种 CPU核心,采用 制造工艺,封装方式采用 FCPGA2 和 PPGA,核心电压也降低到了 左右,主频范围从 1GHz到 ,外频分别为 100MHz(赛扬)和 133MHz( Pentium III),二级缓存分别为 512KB( Pentium IIIS)和 256KB( Pentium III 和赛扬),这是最强的 Socket 370 核心,其性能甚至超过了早期低频的 Pentium 4 系列 CPU。 Willamette 这是早期的 Pentium 4 和 P4 赛扬采用的核心,最初采用 Socket 423 接口,后来改用 Socket 478 接口(赛扬只有 ,都是 Socket 478接口),采用 ,前端总线频率为 400MHz, 主频范围从 到 ( Socket 423)和 到 ( Socket 478),二级缓存分别为 256KB( Pentium 4)和 128KB(赛扬),注意,另外还有些型号的 Socket 423 接口的 Pentium 4 居然没有二级缓存。 核心电压 左右,封装方式采用 Socket 423 的 PPGA INT2, PPGA INT3, OOI 423pin, PPGA FCPGA2和 Socket 478 的 PPGA FCPGA2以及赛扬采用的 PPGA等等。 Willamette核心制造工艺落后,发热量大,性能低下,已经被淘汰掉,而被 Northwood核心所取代。 Northwood 这是目前主流的 Pentium 4 和赛扬所采用的核心,其与 Willamette核心最大的改进是采用了 制造工艺,并都采用 Socket 478 接口,核心电压 左右,二级缓存分别为 128KB(赛扬)和 512KB( Pentium 4),前端总线频率分别为 400/533/800MHz(赛扬都只有 400MHz),主频范围分别 为 (赛扬), 到 ( 400MHz FSB Pentium 4), 到 ( 533MHz FSB Pentium 4)和 到 ( 800MHz FSB Pentium 4),并且 Pentium 4 和所有的 800MHz Pentium 4 都支持超线程技术( HyperThreading Technology),封装方式采用 PPGA FCPGA2和 PPGA。 按照 Intel的规划, Northwood核心会很快被 Prescott核心所取代。 Prescott 这是 Intel 新的 CPU核心,最早使用在 Pentium 4 上,现在低端的赛扬 D 也大量使用此核心,其与Northwood最大的区别是采用了 制造工艺和更多的流水线结构,初期采用 Socket 478 接口,以后会全部转到 LGA 775 接口,核心电压 ,前端总线频率为 533MHz(不支持超线程技术)和 800MHz(支持超线程技术),主频分别为 533MHz FSB 的 和 以及 800MHz FSB 的 、 、 和 ,其与 Northwood相比,其 L1 数据缓存从 8KB 增加到 16KB,而 L2缓存则从 512KB 增加到 1MB,封装方式采用 PPGA。 按照 Intel 的规划, Prescott 核心会很快取代 Northwood 核心并且很快就会推出 Prescott核心 533MHz FSB 的赛扬。 Prescott 2M Prescott 2M是 Intel 在台式机上使用的核心,与 Prescott 不同, Prescott 2M 支持 EM64T 技术,也就说可以使用超过 4G 内存,属于 64 位 CPU,这是 Intel 第一款使用 64 位技术的台式机 CPU。 Prescott 2M核心使用 90nm 制造工艺,集成 2M 二级缓存, 800 或者 1066MHz 前端总线。 目前来说 P4 的 6 系列和 P4EE CPU使用 Prescott 2M 核心。 Prescott 2M 本身的性能并不是特别出众,不过由于集成了大容量二级缓存和使用较高的频率,性能仍然有提升。 此外 Prescott 2M 核心支持增强型 IntelSpeedStep技术 (EIST),这技术完全与英特尔的移动处理器中节能机制一样,它可以让 Pentium 4 6 系列处理器在低负载的时候降低 工作频率,这样可以明显降低它们在运行时的工作热量及功耗。 AMD CPU 的核心类型 Athlon XP 的核心类型 Athlon XP 有 4 种不同的核心类型,但都有共同之处:都采用 Socket A 接口而且都采用 PR 标称值标注。 Palomino 这是最早的 Athlon XP 的核心,采用 制造工艺,核心电压为 左右,二级缓存为 256KB,封装方式采用 OPGA,前端总线频率为 266MHz。 Thoroughbred 这是第一种采用 制造工艺的 Athlon XP 核心,又分为 ThoroughbredA 和 ThoroughbredB 两种版本,核心电压 ,二级缓存为 256KB,封装方式采用 OPGA,前端总线频率为 266MHz和333MHz。 Thorton 采用 制造工艺,核心电压 左右,二级缓存为 256KB,封装方式采用 OPGA,前端总线频率为 333MHz。 可以看作是屏蔽了一半二级缓存的 Barton。 Barton 采用 制造工艺,核心电压 左右,二级缓存为 512KB,封装方式采用 OPGA,前端总线频率为 333MHz和 400MHz。 新 Duron 的核心类型 AppleBred 采用 制造工艺,核心电压 左右,二级缓存为 64KB,封装方式采用 OPGA,前端总线频率为266MHz。 没有采用 PR 标称值标注而以实际频率标注,有 、。 Athlon 64 系列 CPU的核心类型 Sledgehammer Sledgehammer是 AMD服务器 CPU的核心,是 64位 CPU,一般为 940接口,。 Sledgehammer功能强大,集成三条 HyperTransprot总线,核心使用 12级流水线, 128K 一级缓存、集成 1M二级缓存,可以用于单路到 8 路 CPU 服务器。 Sledgehammer 集成内存控制器,比起传统上位于北桥的内存控制器有更小的延时,支持双通道 DDR 内存,由于是服务器 CPU,当然支持 ECC校验。 Clawhammer 采用 ,核心电压 ,二级缓存为 1MB,封装方式采用 mPGA,采用 Hyper Transport总线,内置 1 个 128bit的内存控制器。 采用 Socket 75 Socket 940 和 Socket 939 接口。 Newcastle 其与 Clawhammer的最主要区别就是二级缓存降为 512KB(这也是 AMD 为了市场需要和加快推广 64位CPU 而采取的相对低价政策的结果),其它性能基本相同。 Wincheste Wincheste 是比较新的 AMD Athlon 64CPU 核心,是 64 位 CPU,一般为 939 接口, 微米制造工艺。 这种核心使用 200MHz外频,支持 1GHyperTransprot 总线, 512K 二级缓存,性价比较好。 Wincheste集成双通道内存控制器,支持双通道 DDR 内存,由于使 用新的工艺, Wincheste 的发热量比旧的 Athlon 小,性能也有所提升。 闪龙系列 CPU 的核心类型 Paris Paris 核心是 Barton核心的继任者,主要用于 AMD的闪龙,早期的 754接口闪龙部分使用 Paris核心。 Paris 采用 90nm 制造工艺,支持 iSSE2 指令集,一般为 256K二级缓存, 200MHz外频。 Paris核心是 32 位 CPU,来源于 K8 核心,因此也具备了内存控制单元。 CPU 内建内存控制器的主要优点在于内存控制器可以以 CPU频率运行,比起传统上位于北桥的内存控制器有更小的延时。 使 用 Paris核心的闪龙与 Socket A 接口闪龙 CPU 相比,性能得到明显提升。 Palermo Palermo 核心目前主要用于 AMD 的闪龙 CPU,使用 Socket 754 接口、 90nm制造工艺, 压, 200MHz 外频, 128K或者 256K二级缓存。 Palermo核心源于 K8 的 Wincheste 核心,不过是 32位的。 除了拥有与 AMD 高端处理器相同的内部架构,还具备了 EVP、 Cool‘n’Quiet ;和 HyperTransport等 AMD独有的技术,为广大用户带来更 “ 冷静 ” 、更高计算能力的优 秀处理器。 由于脱胎与 ATHLON64 处理器,所以 Palermo同样具备了内存控制单元。 CPU内建内存控制器的主要优点在于内存控制器可以以 CPU频率运行,比起传统上位于北桥的内存控制器有更小的延时。 术语详解 位技术 这里的 64 位技术是相对于 32 位而言的,这个位数指的是 CPU GPRs( GeneralPurpose Registers,通用寄存器)的数据宽度为 64 位, 64 位指令集就是运行 64 位数据的指令,也就是说处理器一次可以运行64bit 数据。 64bit 处理器并非现在才有的,在高端的 RISC( Reduced Instruction Set Computing,精简指令集计算机)很早就有 64bit 处理器了,比如 SUN公司的 UltraSparc Ⅲ 、 IBM 公司的 POWER HP 公司的 Alpha 等。 64bit 计算主要有两大优点:可以进行更大范围的整数运算;可以支持更大的内存。 不能因为数字上的变化,而简单的认为 64bit 处理器的性能是 32bit 处理器性能的两倍。 实际上在 32bit 应用下, 32bit处理器的性能甚至会更强,即使是 64bit 处理器,目前情况下也是在 32bit应用下性能更 强。 所以要认清64bit 处理器的优势,但不可迷信 64bit。 目前主流 CPU使用的 64位技术主要有 AMD公司的 AMD64位技术、 Intel公司的 EM64T技术、和 Intel公司的 IA64 技术。 其中 IA64 是 Intel 独立开发,不兼容现在的传统的 32 位计算机,仅用于 Itanium(安腾)以及后续产品 Itanium 2,一般用户不会涉及到,因此这里仅对 AMD64位技术和 Intel的 EM64T技术做一下简单介绍。 AMD64 位技术 AMD64 的位技术是在原始 32位 X86指令集的基础上加入了 X8664 扩展 64位 X86指令集,使这款芯片在硬件上兼容原来的 32 位 X86 软件,并同时支持 X8664 的扩展 64 位计算,使得这款芯片成为真正的64 位 X86 芯片。 这是一个真正的 64位的标准, X8664具有 64 位的寻址能力。 X8664 新增的几组 CPU寄存器将提供更快的执行效率。 寄存器是 CPU内部用来创建和储存 CPU运算结果和其它运算结果的地方。 标准的 32bit x86 架构。cpu术语详解(编辑修改稿)
相关推荐
选择。 (三)数据选择 数据选择是 CSMAR SYSTEM 的主要功能区,用户通过对证券代码、时间、指标和指标条件四个方面的定位查找出自己 需要的数据。 图 11 深圳市国泰安信息技术有限公司 香港大学中国金融研究中心 CSMAR Information Services Center for China Financial Research 第 18 页 “代码选择”是选择证券代码的功能区
不可小藐。 目前市场上的 Mendocino 有 300、 333 两种频率规格,前者就是我们通常所说的赛扬 300A(以区别第一代赛扬),据说国外还有 366 以及 400MHz 的 Mendocino,但在国内还没有见过;第三阶段的赛扬采用了 Socket 370 架构,由于 Mendocino 的缓存集成在 CPU 内部,使得它所带的大块电路板变成了中看不中用的累赘,为了压低成本、降低售价
/ul /div /*=====主导航 =====*/ mainMenu { width:100%。 height:30px。 background:url(images/) repeatx。 } mainMenu ul li { float:left。 lineheight:30px。 marginright:1px。 cursor:pointer。 } /*=====主导航结束
elative。 他的意思是相对定位,他是参照父级的原始点为原始点,无父级则以文本流的顺序在上一个元素的底部为原始点,配合 TRBL进行定位,当父级内有 padding等 CSS属性时,当前级的原始 点则参照父级内容区的原始点进行定位。 有时我们还需要依靠 zindex来设定容器的上下关系,数值越大越在最上面,数值范围是自然数。 如何使 DIV层水平居中问题的一点解释 之前解决层居中的方法是先用
关情况发生后的 10 个工作日内以电子方式报送中国反洗钱监测分析中心。 对于违反管理办法的金融机构,将根据不同情形予以处罚。 包括责令金融机构停业整顿或者吊销其经营许可证;取消金融机构直接负责的董事、高级管理人 员和其他直接责任人员的任职资格、禁止其从事有关金融行业的工作;责令金融机构对直接负责的董事、高级管理人员和其他直接责任人员给予纪律处分。 管理办法自发布之日起实施。 ※
Underline(下划线) 按钮,可以加粗、倾斜或为所选文本加上下划线。 ( 4)单击 None 按钮可不执行任何对齐效果;单击 Left 按钮可将文本向左对齐;单击 Center 按钮可将文本居中对齐;单击 Right 按钮可将文本向右对齐;单击 Full 按钮可将文本两端对齐;单击 Force Full 按钮可强制文本全部对齐;单击 按钮,可显示或隐藏项目符号;单击 按钮