21成形滤波器设计(编辑修改稿)

21成形滤波器设计(编辑修改稿)内容摘要：

tor b,CIC)”滤波器。 CIC 滤波器（也称为 Hogenauer滤波器）已经被证明是在高速抽取或插值系统中非常有效的单元。 主要应用就是无线通 信，其中包括以 RF（ Radio Frequency，射频）或者 IF（ Intermediate Frequency，中频）为采样速率的信号需要降低到基带。 由于其不需要复杂的乘法运算，因此非常适合于前端的高速滤波。 本系统 FPGA 前端采样速率为 ， 128 倍抽取。 如果采用 199 阶FIR 滤波器，做一次卷积运算大概需要 100 次乘法运算， 100 次移位运算和 99次加法运算，这将直接导致系统前端的负荷非常大，而且需要占用大量的逻辑资源。 因此我们选择更加有效的级联积分梳状结构，即 CIC 滤波器。 CIC 滤波器 是一种基于零极点相抵消得 FIR 滤波器 ， 它由积分和梳状两部分组成 ， 其结构原理如图 7 所 示。 其表达式可以写为下式 ： 11 0( 1 )( ) [ ]( 1 )R M N RMN N k NIC N kzH z H H zz       (24) 其频率响应可以写成下式： si n( ) [ ]si n( / )NMfHf fR (25) 其中 N， R， M 分别表示滤波器中积分和梳状部分的级数，抽取率的大小以及差分延时的大小。 CIC 的性能指标主要由旁瓣抑制 A，阻带衰减  ，以及带内容差  等参数指标决定。 它们与参数 N， R， M 的关系分别为 ( ) dBAN 20lgNb  2 0 lgs i nbN b  (26) 其中 b 表示带宽比例因子。 图 7 给出了一个三阶 CIC 滤波器，该滤波器包括一个三阶积分器 和一个三阶梳状部分，并且采样速率降低了 R 倍，即 R 倍抽取。 高抽取速率滤波器的延迟数量 D 的典型值是 1 或 2。 设滤波器输入字宽为 M 位， D = 2，即 DR = 2R，需要的内部字宽为23 log ( 2 )N M R ，以保证不会产生运行时间溢出。 N 位 N 位 N 位 N 位 N 位 N 位I I IC CCR1z  Dz － 图 7 三级 CIC 滤波器，每级 N 位 综合考虑带外衰减特性和带内容差问题， CIC 滤波器的级联数不宜过大， 本系统中 采用三级 32 倍抽取的 CIC 滤波器。 图 为 FPGA 中同相支路数据滤波前后的谱特性分析，滤波后的频谱中不断衰减的梳状部分清晰可见。 如果 CIC 的级数过大，抽取倍数过多，通带的衰减将会导致信号失真，这时我们需要对通带进行补偿。 由于本系统中抽取倍数并不高，所以 补偿滤波器的设计这里不做过多讨论。 匹配相关器的同步捕获 数字匹配相关是伪随机序列的一种快速捕获方法，能大大缩小捕获时间。 在捕获过程中，接收信号与本地序列连续地进行相关运算，每进行一次相关运算得到的相关结果都与一门限相比较。 由于本地序列是静止的，相关过程相当于接收信号滑 过本地序列，每来一个数据产生一个相关结果，当滑到两个序列的相位对齐时，必有一个很高的相关峰输出，此时本地序列与接收信号同步。 匹配滤波器的相关运算结果为 1( , ) ( , ) ( , )0LI Q n I Q n I QnS u m D a t a C (27) 其中， nC 为伪随机码， L 为伪随机码序列长度。 相关峰为 22IQMag Sum Sum (28) 本文系统采用仿真提出的能量检测法，帧头包含 L 位巴克码， BPSK 调制方式，而数据采用 π/4DQPSK 调制方式，同时实现位同步和帧同步。 根据巴克码序列的自相关特性，先对 I、 Q 两路分别做滑动相关，窗口长度为 L，然后将相关的结果平方相加。 简单起见，实际系统中只抽取四路，主时钟频率为四倍符号速率，流水线设计。 为方便描述，给出如下并行结构图： 下 变 频 信 号滤 波抽 取滤 波抽 取IQ并串变换并串变换相 关 累 加（ 减 ） 器 1巴 克 码 产 生 器相 关 累 加（ 减 ） 器 4相 关 累 加（ 减 ） 器 4相 关 累 加（ 减 ） 器 1............2222......。