基于单片机交通灯的设计(编辑修改稿)

基于单片机交通灯的设计(编辑修改稿)内容摘要：

而此交通路口采用的是 8051 单片机 来控制， 8051 单片机包含中央处理器、程序存储器 (ROM)、数据存储器 (RAM)、定时 /计数器、并行接口、串行接口和中断系统等几大单元及数据总线、地址总线和控制总线等三大总线， 而中断系统来实现实时控制、故障自动处理、计算机与 外围设备的数据传送。 使 CPU能够具有应变的功能，能够秩序的工作，从而提高了工作效率和系统的可靠性。 同时也 为了系统稳定可靠采用了 MAX629“ 看门狗 ” 芯片，避免了系统因为死机而停止工作的情况发生；显示时间直接通过 8255 的 PA、 PB 口输出；交通灯信号通过 PC 口输出；交通灯的点亮采用 VT 双向晶闸管来控制。 第 2 章 总体规划方案 规划设计方案 根据此路口的车流量：由于东西方向比南北方向的车流量要大，所以在东西方向的绿灯时间较长设为 80s，南北方向的红灯设为 60s，黄灯时间为 5s。 以最大限度的提高交通疏通的可靠系数。 交通管理的方案论证 图 十字路口图 人行道 人行道 人行道 人行道 首先了解实际交通灯的变化情况和规律。 假设一个十字路口如图 所示，为东南西北走向。 初始状态 0 为东西南北都红灯亮。 然后转状态 1东西绿灯通车，南北红灯亮。 过一段时间后，转状态 2，东西绿灯灭，黄灯闪几下，南北还是红灯。 再转状态 3，南北绿灯通车，东西红灯亮。 过一段时间后转状态 4，南北绿灯灭 ，闪几个黄灯，东西还是为红灯亮，一段时间后，又循环至状态 1。 列出交通信号灯的状态表如表 所示：（其中， 1代表灯亮， 0代表灯灭） 状态 北 西 南 东 绿黄红 绿黄红 绿黄红 绿黄红 0 001 001 001 001 1 001 100 001 100 2 001 010 001 010 3 100 001 100 001 4 010 001 010 001 表 东西、南北两干道交于一个十字路口，各干道有一组红、黄、绿三色的指示灯，指挥车辆和行人安全通行。 红灯亮禁止通行，绿 灯亮允许通行。 黄灯亮提示人们注意红、绿灯的状态即将切换，且黄灯燃亮时间为东西、南北两干道的公共停车时间。 设东西道比南北道的车流量大，指示灯燃亮的方案如表。 表 表 说明： （ 1）当东西方向为红灯，此道车辆禁止通行，东西道行人可通过；南北道为绿灯，此道车辆通过，行人禁止通行。 时间为 60 秒。 （ 2）黄灯 闪烁 5 秒，警示车辆和行人 红、绿灯的状态即将切换。 （ 3）当东西方向为绿灯，此道车辆通行；南北方向为红灯，南北道车辆禁止通过，行人通行。 时间为 80 秒。 东西方向车流大 通行时间长。 60S 5S 80S 5S „„ 东西道 红灯亮 黄灯亮 绿灯亮 黄灯亮 „„ 南北道 绿灯亮 黄灯亮 红灯亮 黄灯亮 „„ （ 4）这样如上表的时间和红、绿、黄出现的顺序依次出现这样行人和车辆就能安全畅通的通行。 （ 5）此表可根据车流量动态设定红绿灯初始值。 第 3章 系统的芯片简介 MSC51 芯片简介 单片机内部结构。 8051 是 MCS51 系列单片机的典型产品，我们以这一代表性的机型进行系统的讲解。 8051 单片机包含中央处理器、程序存储器 (ROM)、数据存储器 (RAM)、定时 /计数器、并行接口、串行接口和中断系统等几大单元及数据总线、地址总线和控制总线等三大总线，现在我们分别加以说明： 中央处理器：中央处理器 (CPU)是整个单片机的核心部件，是 8 位数据宽度的处理器，能处理 8位二进制数据或代码， CPU 负责控制、指挥和调度整个单元系统协调的工作，完成运算和控制输入输出功能等操作。 数据存储器 (RAM)： 8051 内部有 128个 8位用户数据存储单元和 128 个专用寄存器单元，它们是统一编址的，专用寄存器只能用于存放 控制指令数据，用户只能访问，而不能用于存放用户数据，所以，用户能使用的 RAM只有 128 个，可存放读写的数据，运算的中间结果或用户定义的字型表。 程序存储器 (ROM)： 8051 共有 4096 个 8位掩膜 ROM，用于存放用户程序，原始数据或表格。 定时 /计数器 (ROM)： 8051 有两个 16 位的可编程定时 /计数器，以实现定时或计数产生中断用于控制程序转向。 并行输入输出 (I/O)口： 8051 共有 4 组 8位 I/O 口 (P0、 P P2或 P3)，用于对外部数据的传输。 全双工串行口： 8051 内置一个全双工串行通信口 ，用于与其它设备间的串行数据传送，该串行口既可以用作异步通信收发器，也可以当同步移位器使用。 中断系统： 8051 具备较完善的中断功能，有两个外中断、两个定时 /计数 器中断和一个串行中断， 可满足不同的控制要求，并具有 2 级的优先级别选择。 时钟电路 ： 8051 内置最高频率达 12MHz 的时钟电路，用于产生整个单片机运行的脉冲时序，但 8051 单片机需外置振荡电容。 单片机的结构有两种类型，一种是程序存储器和数据存储器分开的形式，即哈佛 (Harvard)结构，另一种是采用通用计算机广泛使用的程序存储器与数 据存储器合二为一的结构，即普林斯顿 (Princeton)结构。 INTEL 的 MCS51系列单片机采用的是哈佛结构的形式，而后续产品 16 位的 MCS96系列单片机则采用普林斯顿结构。 MCS51 的引脚和功能概述 MCS51 系列单片机中的 803 8051 及 8751 均采用 40Pin 封装的双列直接DIP结构，右图是它们的引脚配置， 40 个引脚中，正电源和地线两根，外置石英振荡器的时钟线两根， 4 组 8 位共 32个 I/O 口，中断口线与 P3 口线复用。 现在我们对这些引脚的功能加以说明： MCS51 的引脚说明： MCS51 系列单片机中的 803 8051 及 8751 均采用 40Pin 封装的双列直接 DIP结构，右图是它们的引脚配置， 40 个引脚中，正电源和地线两根，外置石英振荡器的时钟线两根， 4组 8位共 32 个 I/O 口，中断口线与 P3口线复用。 现在我们对这些引脚的功能加以说明： 如图 图 引脚图 Pin9:RESET/Vpd复位信号复用脚，当 8051 通电，时钟电路开始工作，在 RESET引脚上出现 24 个时钟周期以上的高电平，系统即初始复位。 初始化后，程序计数器 PC 指向 0000H， P0P3输出口全部为高电平，堆栈指 针 写入 07H，其它专用寄存器被清 “0”。 RESET 由高电平下降为低电平后，系统即从 0000H 地址开始执行程序。 然而，初始复位不改变 RAM（包括工作寄存器 R0R7）的状态， 8051的初始态。 8051 的复位方式可以是自动复位，也可以是手动复位，见下图。 此外， RESET/Vpd 还是一复用脚， Vcc 掉电其间，此脚可接上备用电源，以保证单片机内部 RAM 的数据不丢失。 图 复位方式图 Pin30:ALE/ 当访问外部程序器时， ALE(地址锁存 )的输出用于锁存地址的低位字节。 而访问内部程序存储器时， ALE端将有一个 1/6 时钟频率的正脉冲信号，这个信号可以用于识别单片机是否工作，也可 以当作一个时钟向外输出。 更有一个特点，当访问外部程序存储器， ALE 会跳过一个脉冲。 如果单片机是 EPROM，在编程其间， 将用于输入编程脉冲。 Pin29: 当访问外部程序存储器时，此脚输出负脉冲选通信 号， PC 的16位地址数据将出现在 P0和 P2口上，外部程序存储器则把指令数据放到 P0 口上，由 CPU 读入并执行。 Pin31:EA/V pp程序存储器的内外部选通线， 8051 和 8751 单片机，内置有4kB 的程序存储器，当 EA 为高电平并且程序地址小于 4kB 时，读取内部程序存储器指令数据，而超过 4kB 地址则读取外部指令数据。 如 EA 为低电平，则不管地址大小，一律读取外部程序存储器指令。 显然，对内部无程序存储器的 8031,EA端必须接地。 在编程时， EA/Vpp脚还需加上 21V的编程电压。 8255 芯片简介 8255A 的内部结构： 8255A 的内部结构框图和引脚图如图 所示，由以下几个部分组成： 图 8255 的内部结构图 数据总线缓冲器： 8 位双向三态，它是 8255A 和 CPU之间的数据接口。 I/O的数据、 CPU输出的控制字以及 CPU输入的状态信息都是通过这个缓冲器传送的，数据总线缓冲器的 8根数据线 D7～ D0一般与 8086CPU 低 8 位数据线相连。 并行I/O端口（ A、 B、 C 口）：除 C口输入没有锁存器外，其余 A口、 B 口输入输出都有缓冲器和锁存器， C 口输出也都有缓冲器和锁存器， C 口输 入只有缓冲器。 通常 A口和 B口作为独立工作的 I/O 数据端口， C口作为控制或状态信息端口。 在方式控制字控制下， C 口可以分成两个 4位端口，每个端口包含一个 4 位锁存器，分别与 A口和 B 口配合使用，作为与外设之间的联络信号和存放接口电路当前的状态信息。 A组和 B组控制电路： A组： A口和 C 口上半部； B组： B口和 C 口下半部。 A组控制和 B组控制结合，组成控制字寄存器，接收 CPU 写入的方式控制字和对 C口按位置位 /复位控制字。 8255 可编程并行接口芯片简介 8255 可编程并行接口芯片有三个输入输出端口，即 A 口 、 B 口和 C口，对应于引脚 PA7～ PA0、 PB7～ PB0 和 PC7～ PC0。 其内部还有一个控制寄存器，即控制口。 通常 A口、 B口作为输入输出的数据端口。 C 口作为控制或状态信息的端口，它在方式字的控制下，可以分成 4 位的端口，每个端口包含一个 4位锁存器。 它们分别与端口 A／Ｂ配合使用，可以用作控制信号输出或作为状态信号输入。 8255 可编程并行接口芯片方式控制字格式说明 （下图表 ） : 8255 有两种控制命令字；一个是方式选择控制字；另一个是 C 口按位置位／复位控制字。 其中 C口按位置位／复位控制字方式使用较为繁难，说明 也较冗长。 方式控制字格式说明如表 ：制字。 其中 C口按位置位／复位控制字方式使用较为繁难，说明也较冗长 D7：设定工作方式标志， 1有效。 D D5： A口方式选择 0 0 — 方式 0 0 1 — 方式 1 1 — 方式 2 D4： A口功能 （ 1=输入， 0=输出） D3： C口高 4 位功能 （ 1=输入， 0=输出） D2： B口方式选择 （ 0=方式 0， 1=方式 1） D1： B口功能 （ 1=输入， 0=输出） D0： C 口低 4 位功能 （ 1=输入， 0=输出） 8255 可编程并行接口芯片工作方式说明 : 方式 0：基本输入／输出方式。 适用于三个端口中的任何一个。 每一个端口都可以用作输入或输出。 输出可被锁存，输入不能锁存。 方式 1：选通输入／输出方式。 这时 A口或 B口的 8 位外设线用作输入或输出， C 口的 4 条线中三条用作数据传输的联络信号和中断请求信号。 方式 2 ：双向总线方式。 只有 A口具备双向总线方式， 8位外设线用作输入或输 出，此时 C口的 5条线用作通 讯联络信号和中断请求信号。 74LS373 简介 74LS373 是一种带三态门的 8D 锁存器，其管脚示意图如图 所示： 其中： 1D8D为 8个输入端。 1Q8Q为 8个输出端。 LE 为数据打入端：当 LE为“ 1”时，锁存器输出 状态同输入状态；当 LE 由“ 1”变“ 0”时，数据 打入锁存器 OE 为输出允许端：当 OE=0 时，三态门打开； 当 OE=1 时，三态门关闭，输出高阻。 D7 D6 D5 D4 D3 D2 D1 D0 图 74LS373管脚示意 图 单片机系统中常用的地址锁存器芯片 74LS373 以及 s 的 74hc373。 是带三态缓冲输出的 8D 触发器，其引脚图如 图 ： 图 74ls373引。