基于vhdl交通灯系统的设计_毕业论文(编辑修改稿)内容摘要:

)。 除了其它硬件描述语言此套 VHDL, 这在一定程度上定义了一个专案方式的行为工具使用它们。 模拟和合成是使用 VHDL 语言两种主要的工具。 这种语言参考手册没有定义模拟器,但明确定义了每个模拟器必须使用每一部分的语言。 VHDL 并不限制用户使用一种描述方式。 VHDL 允许使用任何方式去描述设计 自顶向下 ,自底向上或中间空出。 VHDL 可以用来描述硬件在门级或更抽象的方式。 成功的高水平的设计需要一种语言,一套工具和一种适当的方法。 VHDL是这种语言,你选择这种工具和方法 ... 好,我猜想 这就是 doulos 产生的方程。 硬件描述语言的主要优点: VHDL 是一种全方位的硬件描述语言,包括系统行为级、寄存器传输级和逻辑门级多个设计层次,支持结构、数据流、行为 3 种描述形式的混合描述,因此 VHDL 几乎覆盖了以往各种硬件描述语言的功能, 整个自顶向下或自底向上的电路设计过程都可以用 VHDL 来完成。 VHDL 在电子设计中具有以下优点: ( 1)全方位硬件描述 — 从系统到电路。 VHDL 具有功能强大的语言结构, 可以用简洁明确的代码描述来进行复杂控制逻辑的设计,而且覆盖面广,方法灵活。 ( 2) VHDL 语言的数据类型丰富 !语法严格清晰,串行和并行通用,物理过程清楚。 ( 3)多种描述方式,适应层次化设计。 VHDL 具有多层次描述系统硬件功能的能力。 能进行系统级的硬件描述 !这是它最突出的优点。 ( 4) VHDL 的设计不依赖于特定的器件,方便了工艺的转换。 ( 5) VHDL 是一个标准语言,它的设计描述可以被不同的 EDA 工具所支无锡科技职业学院毕业设计(论文) 基于 VHDL 交通灯系统的设计 4 持,可移植性强,易于共享和复用。 同时,与其他的硬件描述语言相比, VHDL 还具有以下特点: ( 1) VHDL 具有更强的行为描述能力。 强大的行为描述能力避开了 具体的器件结构, 是在逻辑行为上描述和设计大规模电子系统的重要保证。 VHDL 的宽范围描述能力使它成为高层次设计的核心,从而决定了它成为系统设计领域最佳的硬件描述语言,并可进行系统的早期仿真以保证设计的正确性。 ( 2) VHDL 语句的行为描述能力和程序结构,决定了它具有支持大规模设计的分解和已有设计的再利用功能。 ( 3) VHDL 丰富的仿真语句和库函数,使得在任何大系统的设计早期就能查验设计系统功能的可行性,随时可对设计进行仿真模拟。 ( 4) VHDL 对设计的描述具有相对独立性,设计者可以不懂硬件的结构, 也 不必管理最终设计实现的目标器件是什么,而进行独立的设计。 ( 5) 对于用 VHDL 完成的一个确定的设计,可以利用 EDA 工具进行逻辑综合和优化,并自动地把 VHDL 描述设计转变成门级网表。 ( 6) 用 VHDL 语言编写的源程序便于文档管理,用源代码描述来进行复杂控制逻辑的设计,既灵活方便,又便于设计结果的交流、保存和重用。 电子系统利用 VHDL 设计时,设计方法有系统行为级描述算法,寄存器传输级算法和结构级描述; VHDL 源代码是作为 EDA 综合工具的输入代码,因此有效的 VHDL 建模风格是控制综合结果的最为 有效的手段。 要建立 VHDL 源代码,设计者必须了解 VHDL 与综合结果的关系。 综合算法不同,对于同样的硬件描述,可能会得到不同的综合结果。 即使最后综合出的电路都能实现相同的逻辑功能,其电路的复杂程度和时延特性都会有很大的差别,甚至某些额外的电路还使得系统运行效率达不到要求。 VHDL 系统语言 程序特点 ( 1) VHDL 程序结构: 一个完整的 VHDL 程序通常包括实体 (Entity) 、结构体 (Architecture) 、配置 (Configuration) 、程序包集合 (Package) 和库 (Library)5 个部分。 前 4 部分是可分别编译的源设计单元。 库存放已经编译的实体、结构体、配置和程序包集合。 VHDL 的程序结构至少由实体 (entity) 和结构体 (architecture) 两部分组成。 无锡科技职业学院毕业设计(论文) 基于 VHDL 交通灯系统的设计 5 实体是 VHDL 的硬件抽象 , 它表示具有明确的输入、输出的硬件设计的一部分。 结构体指定设计实体输入和输出之间的行为、逻辑关系或功能 , 并且可以采用行为风格、数据流风格、结构化风格或 3 种风格的混合形式进行描述。 VHDL 系统语言 基本逻辑指令 在 VHDL 语言中 , 通常把用 来保存数据的一些单元称为对象。 在 VHDL 语言中 , 对象包 括 4 类 : 常量 (CONSTANT) 、信号 (SIGNAL) 、变量 (VARIABLE) 和文件 (FILE)。 对于每一个对象来说 , 它都需要具有自己的类和类型。 其中 , 类属用来指明对象属于常量、信号、变量和文件中的哪一类。 而类型则用来指明该对象具有哪种数据类型。 VHDL 系统语言 基本运算符及基本数据类型 VHDL 提供了 6 种预定义的运算操作符,分别是:赋值运算符 ,逻辑运算符 ,算术运算符 ,关系运算符 ,移位运算符 ,并置运 算符。 VHDL 是一种强类型语言,要求设计实体中的每一个常数、信号、函数以及设定的各种参量都必须具有确定的数据类型,并且相同的数据类型的量才能相互传递和作用。 VHDL 作为强类型语言的好处是使用 VHDL 编译或综合工具很容易找出设计中的各种常见错误。 VHDL 中的数据类型可以分为在现成程序包中可以随时获得的标准数据类型和用户自定义数据类型两个类别。 标准的 VHDL 数据类型是 VHDL 最常用、最基本的数据类型,这些数据类型都已经在 VHDL 的标准程序包 STANDARD 和 了定义,并在设计时可以随时调用。 VHDL 的标准数据类型有:整数( INTEGER)、实数 (REAL)、位 (BIT)、位矢量 (BIT_VECTOR)、布尔量 (BOOLEAN)、字符(CHARACTER)、字符串 (SIRING)、时间 (TIME)等。 无锡科技职业学院毕业设计(论文) 基于 VHDL 交通灯系统的设计 6 第二章 MAX+PLUAⅡ的简介 MAX+PLUAⅡ的定义 Max+plusⅡ 是 Altera 公司 上一代的 PLD 开发软件,提供的 FPGA/CPLD 开发集成环境, Altera 是世界上最大 可编程逻辑器件 的供应商之一。 Max+plusⅡ 界面友好,使用便捷,被誉为业界最易用易学的 EDA 软件。 在 Max+plusⅡ 上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程,它提供了一种与结构无关的设计环境,是设计者能方便地进行设计输入、快速处理 和器件编程。 目前 Altera 已经停止开发 MaxplusII,而转向 QuartusII 软件平台。 Max+plusⅡ开发系统的特点 开放的界面 Max+plusⅡ 支持与 Cadence, Exemplarlogic, Mentor Graphics, Synplicty,Viewlogic 和其它公司所提供的 EDA 工具接口。 与结构无关 Max+plusⅡ 系统的核心 Complier 支持 Altera 公司的 FLEX10K、 FLEX8000、FLEX6000、 MAX9000、 MAX7000、 MAX5000和 Classic 可编程逻辑器件 ,提供了世界上唯一真正与结构无关的可编程 逻辑设计 环境。 完全 集成化 Max+plusⅡ 的设计输入、处理与较验功能全部集成在统一的开发环境下,这样可以加快 动态调试 、缩短开发周期。 丰富的设计库 Max+plusⅡ 提供丰富的库单元供设计者调用,其中包括 74系列的全部器件和多种特 殊的 逻辑功 能( MacroFunction) 以及新 型的 参数 化的兆 功能( MageFunction)。 模块化工具 设计人员可以从各种设计输入、处理和较验选项中进行 选择从而使设计环境用户化。 硬件描述语言( HDL) 无锡科技职业学院毕业设计(论文) 基于 VHDL 交通灯系统的设计 7 Max+plusⅡ 软件 支持各种 HDL 设计输入选项,包括 VHDL、 Verilog HDL 和Altera 自己的硬件描述语言 AHDL。 Opencore 特征 Max+plusⅡ 软件 具有开放核的特点,允许设计人员添加自己认为有价值的宏函数。 MAX+PLUSII 是 最优秀的 PLD 开发平台之一,适合开发中小规模PLD/FPGA。 FPGA/CPLD 设计流程归纳为以下 4 个步骤,这与 ASIC 设计有相似之处。 MAX+PLUS II 的设计过程可用图 21 流程图表示。 图 21: MAX+PLUS II 设计流程图 其中: 设计输入 用户可使用 MAX+PLUS 提供的图形编辑器和文本编辑器实现图形,HDL 的输入,也可输入网表文件。 项目编译 完成对设计的处理, MAX+PLUS 提供了一个完全集成的编译器( Compiler)。 它可直接完成从网表提取到最 后编程文件的生成。 在编译过程中其生成一系列标准文件可进行时序模拟,适配等。 若在编译的某个环节出错,编译器会停止编译,并告诉错误的原因及位置。 图 22 即为 MAX+PLUS 编译器编译对话框。 无锡科技职业学院毕业设计(论文) 基于 VHDL 交通灯系统的设计 8 图 22 : MAX+PLUS 编译器的编译过程 项目校验 完成对设计的功能,时序仿真;进行时序分析,判断输入输出间的延迟。 项目编程 将设计下载 /配置到 EPM7128 可编程器件中去。 交通灯软件部分 软件部分,主要有定时计数模块、七段数码管的输出显示模块、红、 绿、黄三色灯的控制模块、分频器、 24 译码器。 见图 23。
阅读剩余 0%
本站所有文章资讯、展示的图片素材等内容均为注册用户上传(部分报媒/平媒内容转载自网络合作媒体),仅供学习参考。 用户通过本站上传、发布的任何内容的知识产权归属用户或原始著作权人所有。如有侵犯您的版权,请联系我们反馈本站将在三个工作日内改正。