基于sopc的电子音乐相册_本科生毕业论文(编辑修改稿)

基于sopc的电子音乐相册_本科生毕业论文(编辑修改稿)内容摘要：

成本敏感的电子产品，避开了直接设计 ASIC 的困难。 NIOS II 嵌入式软核微处理器介绍 Nios 以及 Nios II处理器是 Altera公司为其 FPGA产品配套开发的软核 CPU。 在逻辑功能上，它们是 32 位的精简指令集 CPU；在实现方式上，它们是在 FPGA上通过编程的方式实现的，这也是与传统的 CPU 的一个根本的差别。 Nios II 处理器是 Altera 公司在 2020 年推出的第二代软核 CPU。 同前一代软核 CPU 相比，Nios II 有着更高的性能，更小 的体积。 其最大处理能力是第一代软核的 3 倍，而西南科技大学本科生毕业论文 6 小的体积只有 550LeS[1]，是第一代软核的 1/2 大。 Nios II 有三个型号，分别为 e 型、 S 型、 f 型，它们分别是针对不同应用要求优化的。 E 型的体积最小，只有 550 个 LE； f 型的性能最高，最大可以达到200DMIPS 以上； s 型又叫标准型，其体积与性能介于 e 型与 f 型之间。 Nios II的三个型号都是 32 位机，其总线宽度为 32 位，总线结构为哈佛结构，它们指令集完全相同。 所以 [1]，同一个软件可以不做任何的修改就可以三个型号间交换。 它们的实现平台可以是 Altera 的 任何一款 FPGA。 由于 Nios II 是在 FPGA 上实现的，所以先天的赋予了它很多独有的新特性，使之成为可裁剪、可调整、可补充的系统，更使其成为软硬件紧密融合的系统。 Nios II 有着一个开放式的 ALU，用户可以根据自己的需要对其进行补充，从而实现用户自己定义的指令。 用户自定义指令在处理方式上同原有指令集中的指令是一样的， ALU 面前它们一律平等，所以在处理速度方面等同于原有指令。 而用户自定义指令在专项处理方面要优于原有指令，因为它是有针对性的设计的，所以，应用用户自定义指令可以在不改变 CPU 主频的情况下大大 提高系统处理能力。 这个特性比较适合那些要求高处理速度 [1]，又不便于提高系统主频的场合。 Nios II 的总线采用了哈佛结构，在很大程度上提高了系统的处理速度。 由于系统的总线控制器是在 FPGA 中实现的，可以进行灵活的配置，在某些外设需要具有冯 诺依曼特性时又可以把两套总线合二为一 [1]，从而在局部实现冯 诺依曼结构，这样就使得系统总线兼有哈佛结构的高效率与冯诺依曼结构的灵活性。 Altera DE2 开发平台 Altera DE2开发平台简介 本课题的开发平台为 Altera DE2 开发板， DE2 开发套件是以 Cyclone II EP2C35F672C6 FPGA 为核心的开发板， EP2C35F672C6 使用 90nm 的低功耗设计 、 672Pin FineLine BGA 封装、 35 个内嵌乘法器、 475 个用户管脚、 4 个 PLL和 205 个差分通道 (主频可以达到 400MHz)、典型值 100 万门、最大值约 160 万门，开发板可用 IP 验证、系统级开发 [1]、 Nios II 开发等应用。 开发平台资源如下：  Cyclone II EP2C35F672C6 FPGA；  10/100M 以太网接口 ；  RS232 接口 ；  USB 接口 ；  PS/2 键盘、鼠标接口 ； 西南科技大学本科生毕业论文 7  8MBytes SDRAM；  512K SRAM；  4 MBytes Flash 存储器 ；  SD 卡接口 ；  LCD1602；  8 个 7 段数码管 ；  18 个拨动开关 ；  18 红色 LED；  9 个绿色 LED；  4 个防抖动按键 ；  50 MHz 晶振 ；  80 个外接扩展 GPIO 口。 FPGA芯片 开发板的核心是 Altera公司的 Cyelone II系列的 FPGA芯片 EP2C35F672C6，其包括 5， 980 个逻辑单元 (LEs)，一个 32 位 NiosII 软核 CPU 的 LE 单元，用 EPIC6F256 完全能满足要求。 EP2C35F672C6 还包含 92Kbits 的片上 RAM，也就是说可以存储 10K 字节的数据 [1]。 由于系统程序运行在片外 RAM 上，所以可以满足系统的要求。 外部存储器 由于需要运行 uClinux 及 Boa Web 服务器，所以 FPGA 芯片需要内核程序存储器、 SDRAM 存储器。 FLASH 型号是 S29AL032D， SDRAM 型号是A2V64S40CTP[4]。 在 FPGA器件上实现的 Nios II嵌入式处理器可以使用 Flash存储器作为通用只读存储器和非易失性存储器， 将基于 Nios II处理 器的应用程序烧写到 Flash中，在程序运行前将 Flash 中的代码拷贝到速度更快的易失性存储器 SRAM 中执行。 这样程序既不会掉电后丢失，又能快速运行 [2]。 Flash 存储器通过 Avalon 三态桥与外扩的数据总线和地址总线公用数据。 SDRAM 用来运行产 uClinux 操作系统，存储量为 8M字节， SDRAM 比较便宜，但需要实现刷新操作、行列管理、不同延时和命令序列等逻辑。 Nios II SDRAM 控制器可实现 Avalon 总线接口、透明的 SDRAM 初始化处理、刷新和其它 SDRAM 需要的操作 [3]，使 SDRAM 接口看 起来像简单的等待信号的线性存储器接口。 西南科技大学本科生毕业论文 8 配置电路 FPGA 系统板在调试阶段用 JTAG 进行配置，在投入使用后由配置芯片EPCS16 进行主动配置。 主动配置是当系统上电后， FPGA 通过串行方式读取EPCS16 中的数据， FPGA 将压缩格式的数据解压后，就是 FPGA 的配置程序，包括 Nios II 和用户自定义逻辑的所有 SOPC 程序。 配置数据先存储到 FPGA 的SRAM 单元。 再由 SRAM 配置 FPGA 片内的逻辑单元。 配置启动的条件是以下二者之一 ： 一是给 FPGA 上电，二是 FPGA 的管脚上产生一个低电平到高电平的上升沿。 FPGA 中的 SRAM 是易失性的，每次上电之前 [1]，配置数据必须重新 FPGA 中。 Cyclone II FPGA 的配置方式包括 :主动配置模式 (AS)、被动式 (PS)和 JTAG 配置模式。 本系统采用 AS 模 式和 JTAG 模式 [1]。 SOPC 系统构建 在 Quartus II 软件 中 集成了设计 SOPC 的环境 SOPC Builder。 SOPC Builder具有友好的图形用户界面，为用户提供强大的设计平台以搭建基于总线的系统，用户可以从 Altera 提供的 IP 库中选取组件，如处理器、 SDRAM、 Flash、各种IO 口等，并可通过选择 配置相应的参数 [2]，还有包含操作系统内核的嵌入式软件开发工具。 在 Quartus II 软件 中 建立一个工程文件，便可以使用 SOPC Builder 进行 Nios II 系统的构建。 从上面的介绍可知，本设计主要需要添加的外围模块及配置如下： (1) Nios II/s CPU， SOPC Builder 提供了三种类型， Nios II/e 占用资源最少600800LEs，功能也最简单，速度最慢。 Nios II/s 占资源比前者多一些，功能也多了，速度也 比前者快些。 Nios II/f 占资源最多，功能也最多，速度 最快。 考 虑到本课题所需资源节约与 Nios II 经济型和快速型之间 [4]，所以选用的类型为标准型。 完成软核类型的选择之后，进行 JTAG Debug Module 的设置 ，即 JTAG 调西南科技大学本科生毕业论文 9 试时所用到的功能模块。 功能越多，需要的资源也就越多。 这考虑到设计中不需要过多的其他功能，所以我选择了 Level1[1]。 完成之后所得到 CPU 如下图所示： (2) SDRAM、 Flash 卡等存储器接口模块，本设计使用 SRAM 作为系统的通用数据存储器。 SDRAM 空间较大可作为操作系统内核的运行空间。 Flash 是程序存储器，用于存放操作 系统的内核程序和文件系统。 上电后， Bootloader 程序会将操作系统的内核程序由 Flash 调入 SDRAM 中 [2]，这样可提升系统的运行速度。 (3)UART 模块和 PIO 口总线模块，其中串口用于调试的需要，系统也可以在此基础上扩展串口外设将串口波特率设置为最大的 115200bps， PIO 口则用于控制 SD 卡、 TFT 液晶、触摸芯片以及音频模块这几个外设。 在添加完各个模块后，还需要为各个模块指定名称、类型、存储器地址映像和系统外设的中断设置，如图 42 所示。 为了方便起见，通常将 Flash 的首地址设置为 0[1]， 其他模块地址由系统自动分配。 西南科技大学本科生毕业论文 10 第 4 章 硬件驱动程序设计 SD 卡驱动程序设计 SD卡简介 SD 卡 （ Secure Digital Memory Card）是一种基于半导体快闪记忆器的新一代记忆设备。 拥有高记忆容量、快速数据传输率、极大的移动灵活性以及很好的安全性。 SD 卡提供不同的速度，它是按 CDROM 的 150kB/s 为一倍速的速率计算方法来计算的。 基本上，他们能够比标准 CDROM 的传输速度快 6 倍 (900 kB/s)，而高速的 SD 卡更能传输 66x(10 MB/s)以及 133x 或更高的速度。 SD 卡的结构能保证数 字文件传送的安全性，也很容易重新格式化，所以有着广泛的应用领域，音乐、电影、新闻等多媒体文件都可以方便地保存到 SD 卡中。 SD 卡主要应用于以下的手提数码装置：数码相机存储相片及短片，数码摄录机存储相片及短片，个人数码助理 (PDA)存储各类资料，多媒体播放器等。 目前， SD 卡在数码相机中正在迅速普及 [2]，大有成为主流之势。 SD卡硬件接口 1． SD 卡硬件 介绍 SD 卡 结构图如 图 41 所示， 包括 9 根引脚和一个 SD 卡内部控制器，加上一系列寄存器构成 SD 卡。 图 41 SD卡结构图 西南科技大学本科生毕业论文 11 2． SD 卡的通信方式 SD 卡支持两种总线方式： SD 方式与 SPI 方式。 其中 SD 方式采用 6 线制，使用 CLK、 CMD、 DAT0~DAT3 进行数据通信。 而 SPI 方式采用 4 线制，使用CS、 CLK、 DataIn、 DataOut 进行数据通信 [2]。 SD 方式时的数据传输速度 比 SPI 方式要快， 但是 SD 方式需要 MCU 有特定的硬件支持 ，一般 MCU 不具备 SD 硬件控制器 ， 而大多数 MCU 都集成 SPI 控制器，能方便进行 SPI 通信 [3]。 由于 NIOS II 没有自带 SD 控制器，所以，本设计采用 SPI 通信模式。 在两种 通信 方式 中 SD 卡管脚的具体功能也会相应改变 ，如 图 42 所示 ： 图 42 SD卡两种模式下的管脚定义 3． SD 卡硬件连接 在 NIOS II 中，我设计了 4 个 IO 口和 SD 卡 连接，用于 SD 卡的控制 ，由于NIOS II 硬件 SPI 不能在线更改 SPI 通信速率，所以，采用 IO 口模拟 SPI 模式 进行通信。 如 图 43 所示 ： N I O S I IC SS C L KM O S IM I S OC SS C L KD ID OS D 卡 图 43 SD卡硬件连接 西南科技大学本科生毕业论文 12 SD卡通信协议 1． SD 卡命令格式 在 SPI 工作模式下， SD 卡具有 CMD0~CMD63 条指令。 每一条指令共 48位二进制，总计 6 字节。 指令格式如 所示 ： 图 44 SD卡命令格式 Command： SPI 通信命令编号 ； Command： SPI 通信附加命令 ； CRC： 冗余校验 码。 其余的位都是 SPI 通信固定位。 2． SD 卡命令 协议 介绍 本次设计采用最简单的 4个命令组合即可操作 SD卡，分别是 CMD0、 CMDCMD1 CMD24[1]。 CMD0： SD 卡复位指令 ， 使 SD 卡工作于 SPI 接口模式 ，并且 SD 卡处于休眠状态 [2]； CMD1： 初始化 SD 卡，激活 SD 处于工作状态 ； CMD17： 读 SD 卡扇区，读取 SD 一个扇区 512 字节数据 ， 在一次读写中需要给出地址信息，即可读取出数据 ； CMD24： 写 SD 卡扇区， 往 SD 卡指定扇区写入 512 字节数据 ，需要给出写入扇区地址以及数据 [1]。 SD卡驱动程序 由于 本设计主要是从 SD 卡中读取数据然后进行处理 ， 因此， SD 卡驱动只。