基于单片机的电子工作牌的设计_毕业设计论文(编辑修改稿)内容摘要:
案为采用 C 语言为程序语言, KEL C51 为编译工具 进行程序的编河南城建学院本科毕业设计(论文) 功能要求与方案选择 7 译。 河南城建学院本科毕业设计(论文) 系统硬件设计 8 第三章 系统硬件 设计 硬件整体设计概述及功能分析 显示系统具体设计主要由单片机系统, 按键 电路,显示驱动电路和 16 32 的点阵 显示屏电路四 部分组成。 具体工作流程为: PC 机通过通信系统向单片机发送控制指令和显示代码内容,单片机接收后执行控制指令处理显示代码将显示内容通过 I/O 口串行输出并且控制译码电路完成串并转换并行输出,最后由显示驱动电路进行电压和电流的处理以达到LED 显示屏的显示电流,电压要求进而使显示屏显示内容。 根据硬件的功能结构图选取合适器件,器件不但要求能实现所要求的功能还要能兼容至整个系统之中。 通过查 阅资料和对比最终的硬件原理图如图 所示。 图 硬件原理图 该系统所要实现的功能和要求有以下几点: ( 1) LED 显示屏的面积必须满足至少显示一个汉字的标准 , 并且显示要清晰。 ( 2)驱动电路要能提供 LED 显示所需范围内的电压和电流要求。 ( 3) 译码电路的高低电平的区分能力以及译码的输入输出频率必须满足单片机以及驱动电路的要求。 ( 4)单片机要能接收 独立键盘电路 的指令和显示内容且能够处理后控制 LED 显示屏的显示,并且端口驱动 能力要足以驱动译码电路。 执行频率要能达到扫描显示的最低要求。 从理论上说,不论显示图像还是文字,只要控制与组成这些图形或文字的各个点所在的位置相对应的 LED 器件发光,就可以得到我们想要的显示结果,这种同时控制各个发光点亮灭的方法称为静态驱动显示方式。 16*32 的点阵共有 512 个发光二极管,显然单片机没有这么多的端口,这个数字很庞大,在实际应用中的显示屏往往要大得多,这样在锁存器上 STC89C52 单片机 复位电路 时钟电路 独立键盘电路 行驱动电路 列驱动电路 16*32LED 点阵 显示屏 河南城建学院本科毕业设计(论文) 系统硬件设计 9 花的成本将是一个很庞大的数字。 因此在实际应用中的显示屏几乎都不采用这种设计,而采用另外一种称为动态扫描的显示方法。 动态扫描的意 思简单地说就是逐行轮流点亮,这样扫描驱动电路就可以实现多行(比如 8 行)的同名列共用一套驱动器。 具体就 8x 8 的点阵来说,把所有同 1 行的发光管的阳极连在一起,把所有同 1 列的发光管的阴极连在一起(共阳极的接法),先送出对应第一行发光管亮灭的数据并锁存,然后选通第 1 行使其燃亮一定时间,然后熄灭;再送出第二行的数据并锁存,然后选通第 2 行使其燃亮相同的时间,然后熄灭;以此类推,第 8 行之后,又重新燃亮第 1 行,反复轮回。 当这样轮回的速度足够快(每秒 24 次以上),由于人眼的视觉暂留现象,就能够看到显示屏上稳定的图形了。 采用 扫描方式进行显示时,每一行有一个行驱动器,各行的同名列共用一个驱动器。 显示数据通常存储在单片机的存储器中,按 8 位一个字节的形式顺序排放。 显示时要把一行中各列的数据都传送到相应的列驱动器上去,这就存在一个显示数据传输的问题。 从控制电路到列驱动器的数据传输可以采用并列方式或串行方式。 显然,采用并行方式时,从控制电路到列驱动器的线路数量大,相应的硬件数目多。 当列数很多时,并列传输的方案是不可取的。 控制单元设计 控制系统设计 控制电路设计中采用的是单片机系统,该系统必须要是工作在一个最小系 统(指单片机的可以的最小配置系统)。 STC89C52 单片机 的最小系统包括了外界时钟电路和复位电路,选定一定数量的 IO 口作为控制口控制外部的各种器件和数据的输出 , 根据功能选择一定的单片机端口添加外围的器件。 STC89C52 单片机管脚说明如下: VCC:供电电压。 GND:接地。 P0 口: P0 口为一个 8 位漏级开路双向 I/O 口,每脚可吸收 8TTL 门电流。 当 P1 口的管脚第一次写 1 时,被定义为高阻输入。 P0 能够用于外部程序数据存储器,它可以被定义为数据 /地址的第八位。 在 FIASH 编程时, P0 口作为原码 输入口,当FIASH 进行校验时, P0 输出原码,此时 P0 外部必须被拉高。 P1 口: P1 口是一个内部提供上拉电阻的 8 位双向 I/O 口, P1 口缓冲器能接收输出 4TTL门电流。 P1 口管脚写入 1 后,被内部上拉为高,可用作输入, P1 口被外部下拉为低电平时,将输出电流,这是由于内部上拉的缘故。 在 FLASH 编程和校验时,P1 口作为第八位地址接收。 P2 口: P2 口为一个内部上拉电阻的 8 位双向 I/O 口, P2 口缓冲器可接收,输出 4 个TTL 门电流,当 P2 口被写“ 1”时,其管脚被内部上拉电阻拉高,且作为输入。 并因此作为输入 时, P2 口的管脚被外部拉低,将输出电流。 这是由于内部上拉河南城建学院本科毕业设计(论文) 系统硬件设计 10 的缘故。 P2 口当用于外部程序存储器或 16 位地址外部数据存储器进行存取时,P2 口输出地址的高八位。 在给出地址“ 1”时,它利用内部上拉优势,当对外部八位地址数据存储器进行读写时, P2 口输出其特殊功能寄存器的内容。 P2 口在FLASH 编程和校验时接收高八位地址信号和控制信号。 P3 口: P3 口管脚是 8 个带内部上拉电阻的双向 I/O 口,可接收输出 4 个 TTL 门电流。 当 P3 口写入“ 1”后,它们被内部上拉为高电平,并用作输入。 作为输入,由于外部下拉为低电平, P3 口将 输出电流( ILL)这是由于上拉的缘故。 P3 口也可作为 AT89C51 的一些特殊功能口,如下所示: RXD(串行输入口) TXD(串行输出口) /INT0(外部中断 0) /INT1(外部中断 1) T0(记时器 0 外部输入) T1(记时器 1 外部输入) /WR(外部数据存储器写选通) /RD(外部数据存储器读选通) RST:复位输入。 当振荡器复位器件时,要保持 RST 脚两个机器周期的高电平时间。 ALE/PROG:当访问外部存储器时,地址锁存允许的输出电平用于锁存地址的地位字节。 在 FLASH 编程期间,此引脚用于输入编程脉冲。 在平时, ALE 端以不变的频率周期输出正脉冲信号,此频率为振荡器频率的 1/6。 因此它可用作对外部输出的脉冲或用于定时目的。 然而要注意的是: 每当用作外部数据存储器时,将跳过一个 ALE 脉冲。 如想禁止 ALE 的 输出可在 SFR8EH 地址上置 0。 此时, ALE 只有在执行 MOVX, MOVC 指 令是 ALE 才起作用。 另外,该引脚被 略微拉高。 如果微处理器在外部 执行状态 ALE 禁止,置位无效。 /PSEN:外部程序存储器的选通信号。 在由外部程序存储器取指期间,每个机器周期两次 /PSEN 有效。 但在访问外部数据存储器时,这两次有效的 /PSEN 信号将不出现。 /EA/VPP:当 /EA 保持低电平时,则在此期间外部程序存储器( 0000HFFFFH),不管是否有内部程序存储器。 注意加密方式 1 时, /EA 将内部锁定为 RESET;当 /EA 端保持高电平时,此间内部程序存储器。 在 FLASH 编程期间,此引脚也用于施加12V 编程电 源( VPP)。 XTAL1:反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2:来自反向振荡器的输出。 具体电路如图 所示 : 河南城建学院本科毕业设计(论文) 系统硬件设计 11 图 控制部分电路图 STC89C52 简介 STC89C52 是 STC 公司生产的一种低功耗、高性能 CMOS8 位微控制器,具有 8K 在系统可编程 Flash 存储器。 STC89C52 使用经典的 MCS51 内核,但做了很多的改进使得芯片具有传统 51单片机不具备的功能。 在单芯片上,拥有灵巧的 8 位 CPU 和在系统可编程 Flash,使得 STC89C52 为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。 具有以下标准功能: 8k 字节 Flash, 512 字节 RAM, 32 位 I/O 口线,看门狗定时器,内置 4KB EEPROM,MAX810 复位电路, 3 个 16 位定时器 /计数器, 4 个外部中断,一个 7 向量 4 级中断结构(兼容传统 51 的 5 向量 2 级中断结构),全双工串行口。 另外 STC89X52 可降至 0Hz 静态逻辑操作,支持 2 种软件可选择节电模式。 空闲模式下, CPU 停止工作,允许 RAM、定时器 /计数器、串口、中断继续工作。 掉电保护方式下, RAM 内容被保存,振荡器被冻结,单片机一切工作停止,直到 下一个中断或硬件复位为止。 最高运作频率 35MHz, 6T/12T 可选。 STC89C52 具有以下参数 : 8051 单片机 , 6 时钟 /机器周期 和 12 时钟 /机器周期可以任意 选择,指令代码完全兼容传统 8051。 : ~ ( 5V 单片机 ) /~ ( 3V 单片机)。 范围: 0~ 40MHz,相当于普通 8051 的 0~ 80MHz,实际工作 频率可达 48MHz。 8K 字节。 5. 片上集成 512 字节 RAM。 河南城建学院本科毕业设计(论文) 系统硬件设计 12 6. 通用 I/O 口( 32 个),复位后为: P0/P1/P2/P3 是 准双向口 /弱上拉, P0 口是漏极开路输出,作为总线扩展用时,不用加上拉电阻,作为 I/O 口用时,需加上拉电阻。 7. ISP(在系统可编程) /IAP(在应用可编程),无需专用 编程器 ,无 需专用 仿真器 ,可通过串口( RXD/,TXD/)直接下载用户程 序,数秒即可完成一片。 8. 具有 EEPROM 功能。 9. 共 3 个 16 位 定时器 /计数器。 即 定时器 T0、 T T2。 4 路,下降沿中断或低电平触发电路, Power Down 模式可 由外部中断低电平触发 中断方式 唤醒。 11. 通用异步 串行口 ( UART),还可用定时器 软件 实现多个 UART。 12. 工作温度范围: 40~ +85℃(工业级) /0~ 75℃(商业级)。 13. PDIP 封装。 时钟电路简介 在 STC89C52 单片机片内有一个高增益的反相放大器,反相放大器的输入端为 XTAL1,输出端为 XTAL2,由该放大器构成的振荡电路和时钟电路一起构成了单片机的时钟方式。 根据硬件电路的不同,常用的时钟电路设计有两种方式 ,一种是内部时钟方式,如 图 所示,另一种是外部时钟方式 ,如图 所示。 本实验采用内部时钟方式,将 XTAL1 与 XTAL2 之间跨接一个石英晶振和微调电容,从而构成一个稳定的自激震荡器。 电容值取 30pF 左右,其大小将影响震荡频率的高低、振荡器的稳定性和起振的快速性,晶振的频率取值在 ~ 12MHz 之间。 为减少线间的寄生电容,晶振和电容应尽能安装得与单片机靠近,保证晶振稳定可靠的工作。 对于外接时钟电路,要求 XTAL1 脚接外部震荡器信号, XTAL2 脚悬空,对于外部振荡器信号并无特殊要求,只要保证一定的脉冲宽度,时钟频率低于 12MHz 即可。 图 内部时钟方式 图 外部时钟方式 复位电路简介 STC89C52 单片机的复位是由外部的复位电路实现的。 复位引脚 RST 通过一个施密特触发器与复位电路相连,施密特触发器的输出电平由复位电路采样一次,然后才能得到内部复位操作所需的信号。 复位电路通常采用上电自动复位和按钮复位两种,如图 和 所示。 河南城建学院本科毕业设计(论文) 系统硬件设计 13 图 上电自动复位。基于单片机的电子工作牌的设计_毕业设计论文(编辑修改稿)
相关推荐
当调节一个延时时间的长度,如表 24所示。 表 23 节拍与节拍编码对照表 按 1/4 拍为一个延时时间 按 1/8 拍为一个延时时间 编码 节拍 编码 节拍 编码 节拍 编码 节拍 1 1/4 6 1 12 1 1/8 6 3/4 2 2/4 8 2 2 1/4 8 1 3 3/4 A 2 12 3 3/8 A 1 14 4 1 C 3 4 1/2 C 1 12 基于单片机的电子音乐盒 7 5
主持人复位进入下一轮抢答。 西南大学 电子信息工程学院 2020 届本科毕业论文 6 软硬件方案选择 硬件方案选择 ( 1)主控芯片选择方案 根据以上我们提出的需求,抢答器系统的主控芯片可以有多种选择方案。 嵌入式微处理器一般可分为四类,嵌入式微处理器( MPU)、嵌入式微控制器( MCU)、嵌入式DSP( DSP)、嵌入式片上系统( SoC) [5]。 这些处理器都可以用于本设计。 除此之外
蜂鸣器即可满足设计需求。 软件方案选择 C 语言和汇编语言是单片机应用系统开发常用的编程工具。 C 语言是一种高级编程语言。 早在 1985 年便出现了 51 单片机专用的 C 语言,简称C5l。 C51 除了遵循一般 C 语言的语法规则外,还有自身的特点。 它增加了变量数据类型 (如 bit、 sb)、中断服务函数 (如 interrupt n),对 80C5l 单片机的特殊功能寄存器的定义是
h 区及数据 flash 区字节编程 0 1 1 对用户的应用程序 flash 区及数据 flash 区扇区擦除 程序在系统 ISP 程序区时可以对用户应用程序区 /数据 Flash 区 (EEPROM)进行字节读 /字节编程 /扇区擦除;程序在用户应用程序区时,仅可以对数据 Flash 区 (EEPROM)进行字节读 /字节编程 /扇区擦除。
出版社, 2020 kang uh guano. Electronic technology foundation simulation part (fifth edition) [M]. Beijing: higher education press, 2020 [6] 阎石 .数字电子技术基础 (第五版 ) [M].北京:高等教育出版社, 2020 YanShi, digital
说明: 当光路没被遮挡时,会发出连续的报警声,且红灯亮,防止密码柜被 被偷。 直流电机模块 图 311 流电机模块 说明:当对应单片机的 IO 口输出低电平时,三极管打开,有电流通过电机,电机转动,开锁。 键盘接口模块 图 312 键盘模块 说明 :通过 P3 口组成的 4*4 矩阵键盘,各个键定义为 0,1,2,3,4,5,6,7,8,9, A修改密码, D复位, “ *”修改密码和密码共用