简易bpsk相位调制通信系统的设计毕业设计论文(编辑修改稿)

简易bpsk相位调制通信系统的设计毕业设计论文(编辑修改稿)内容摘要：

DGND75DGND76DGND77DGND78U1AD9854ASVZD0D1D2D3D4D5D6D7DVDDGNDADDR0ADDR1ADDR2ADDR3ADDR4ADDR5UDCLK/WR/RDFDATADRAMPR9100 R10100GNDGNDVINNVINPR850GNDC927pFGNDI182nHC5C1047pFGNDI268nHC612pFC1139pFGNDI368nHC7GNDP5SMBGNDVINPGNDR1150R750GNDC1727pFGNDI482nHC13C1847pFGNDI568nHC1412pFC1939pFGNDI668nHC15GNDP6SMBGNDC3R4GNDR5C4AVDDCLKPMODERESETAVDDDGNDAVDDC50104C49104C48104C47104C46104C45104C52104C51104C59104C67104C66104C65104C64104C63104C62104C4410uFC6810uFDVDDAVDDNC1GND2VCC4CLK3CY124MHzGNDGNDR11C1104R21DVDDC210pFGNDCLK112233445566S1SWDPDTVCC_INC39100nFC3747uFD21N40075VVin3GND1Vout2GNDVR1 NCV1117C40104C3810uFGNDVCC_IN123J1D1LED0R152KC57100nFC5547uFGND5VVin3GND1Vout2GNDVR2 NCV1117C58104C5610uFGNDDVDDAVDDDGND5VC60104C61104DGNDGNDC41104C42104C43104GNDDGNDGNDR160DGNDC2527pFGNDI782nHC21C2647pFGNDI868nHC2212pFC2739pFGNDI968nHC23GNDP8SMBGNDC3327pFGNDI1082nHC29C3447pFGNDI1168nHC3012pFC3539pFGNDI1268nHC31C3622pFGNDP9SMBGNDVINNGNDR12501 2P1GND12P3GNDP4SMBGNDGNDD0 D1D2 D3D4 D5D6 D7ADDR0ADDR1ADDR2ADDR3ADDR4ADDR5/RDFDATADRAMPPMODERESETUDCLK/WR1 23 45 67 89 1011 1213 1415 1617 1819 2021 2223 24P7R13100R14100C32104C24104GNDGNDC2822pFC2022pFC1222pFC16104C8104GNDD31N4007DGNDR1710KDVDD 图 32 AD9854应用电路 南湖学院 毕业设计（论文） 7 BPSK解调的原理 BPSK信号本身就是利用相位传递信息的，所以在接收端必须利用信号的相位信息来解调信号。 如图 33所示为 BPSK信号相干解调的原理框图。 信号经过带通滤波后本地载波相乘，通过低通滤波器滤除高频分量后再进行抽样判决。 图 33 BPSK相干解调原理框图 BPSK解调的实现 相干解调的前提是载波同步，没有载波同步就不可能正确的恢复出数字信号。 常用的载波同步方法有平方环和 Costas环等，由于 Costas环有跟踪低信噪比的抑制载波信号的特性和环路工作频率远低于平方环而在实际系统中得到广泛的应用。 Costas环法又称同相正交环法或边环法。 其原理框 图如图 34：压控振 荡器（ VCO）输出的信号，其经过相移的信号为正交信号，称为同相载波信号，称为正交载波信号。 同相正交环法是采用特殊鉴相器功能的锁相环组成的。 鉴相器要鉴别输入信号中被抑制了的载波分量与本地压控振荡器 VCO之间的相位误差。 它包含有两个相干解调器，它们的输入是接收到的已调信号，分别同两个正交的本地载波即、进行相干解调，两路相干解调的输出分别经过低通滤波器后，送入乘法器，相乘的结果送入环路滤波器，环路滤波器的输出控制 VCO。 由于该系统的闭环作用，就能使 VCO输出的载波自动地跟踪接收信号的相位。 同步时，同相之路的输出即为所 需的解调信号，此时正交支路的输出为 0。 环 路滤 波 器低 通压 控振 荡 器 低 通 9 0о相 移输 入 已 调 信 号 V3 V4 V2 V1 V5 V6输 出 V7 图 34 Costas环 原理框图 将 ν1和 ν2分别与输入进来的已调信号相乘得到 ν3和 ν4： 南湖学院 毕业设计（论文） 8 )](2c o s) [ c o s(21)c o s (c o s)(3   ccc tmtttmv (39) )](2s i n) [ s i n(21)s i n (c o s)(4   ccc tmtttmv (310) 将 ν ν4分别经过低通滤波器得 cos)(215 tmv  (311) sin)(216 tmv  (312) 将 ν ν6经过相乘器后得 2s in81 2657 mvvv  (313) 式中 θ是压控振荡器输出信号与输入信号载波之间的相位误差，当 θ较小时， sinθ≈θ。 式（ 313）可以近似地表示为 )(41 27 tmv  (314) 用 ν7不断调整压控振荡器输出信号的相位，可使稳位误差减小到最小值，这时压控振荡器输出的就是所要提取的载波。 同时，当 θ减小到很小时，式（ 311）的就接近于调制信号，因此，同相正交环法同时还具 有解调功能 [6]。 最常用的 PSK 解调方式是相干解调，该部分电路基于 Costas 环的基本原理，结合正交解调芯片 MAX2451 和数字锁相环芯片 CD74HC7046 实现载波 60MHz、码率 的PSK 信号解调，实际电路 35 如图所示。 MAX2451 是一款超低功耗的正交解调芯片，采用 +3V单电源供电，工作电流 +；内置振荡器电路和 8 分频电路，可实现35~80MHzPSK 信号解调，转换增益达 51dB[7]。 CD74HC7046 是 TI 公司生产的一款高速 CMOS 数字锁相环，其内部包含一个压控振荡器和两个鉴相 器及锁定检测器，本电路利用其中的鉴相器 I（ PCI）结合 MAX2451构成 Costas 环， PCI 采用异或的方式实现鉴相，对输入噪声具有较强的抑制能力 [8]。 图 35 中电路采用单电源 +5V， +（ TI 公司生产的超低静态功耗稳压芯片 TPS79733）得到，本电路正常工作电流 15mA， PSK 信号由 MAX2451 的IF 引脚输入，与正交本振混频后的信号由 I、 Q 脚输出，然后输入 CD74HC7046 内的 PCI，鉴相器的输出 PCIOUT 经过、和组成的环路滤波器后通过去控制变容二极管的端电压，南湖学院 毕业设计（论文） 9 从而控制本 振频率，最后的解调信号由 DEMOUT 端输出。 当输入载波频率改变时，只需改变电感即可。 图中电感采用 漆包线空绕，骨架为一次性筷子，共密绕 9 匝 [9]。 P1INPUTGNDGNDC110uFC2104R110GND GNDR611KR5350R310KR247KR447KC1033pFC1133pFC12D1MV209D2MV209I1250uHGND GNDGNDCS3+5VCS1CS2IF1GND2GND3NC4ENABLE5PREOUT6LOVcc7TANK8TANK9LOGND10Q11Q12I13I14Vcc15GND16U1MAX2451LD1PC1out2COMPin3VCOout4INH5C1A6C1B7GND8VCOin9DEMout10R111R212PC2out13SIGin14CLD15Vcc16U2CD74HC/T7046AGNDC6104C7104GNDGNDC8104C9103GND GNDC5104C41030011G1TANKTANK 图 35相干解调电路图 在接收端，解调出来的是一连串的码元序列，并不知道每个码元的起始时刻，就无法进行抽样判决。 因此，在接收端需要码元的定时脉冲序列，其重复频率须和发送码元脉冲序列一致，用于最佳判决时刻对解调出的码元进行抽样判决，这就是位同步信号。 提取位同步信号主要有外同步法和自同步法。 外同步法是在传送数字信号的同时，在适当的 位置上插入位同步信号。 外同步法优点：位同步信号与通信的数字码元是同时传送的，有相同的信道延时，因而同步是准确的；缺点：要额外占用信道、占去一定的功率。 自同步法是将接收到的不含载波分量的信号进行某种非线性变换后，就可以直接从中提取出载波分量来。 自同步法分为模拟锁相环和数字锁相环 (DPLL)两种。 对于模拟锁相环，当 “ 0” 或 “ 1” 码长时间出现时，容易导致鉴相器没有误差控制信号输出而丢失同步。 数字锁相环具有精度高、环路带宽和中心频率编程可调以及抗干扰性强等优点，故本文采用全数字锁相环进行位同步信号的提取 [10]。 数字锁相环的原理框图如图所示。 相位比较器将接受码元的相位和 N 分频器的输出信号（即本地时钟信号）的相位进行比较，若本地时钟心信号超前于接受码元的相位，则相位比较器输出一个超前脉冲，加到扣门，扣除一个晶体脉冲， 这样分频器的输出脉冲的相位就滞后了 1/N 周期；相反，则相位比较器输出一个滞后脉冲，加到添门，加入一个晶体脉冲，这样分频器输出相位南湖学院 毕业设计（论文） 10 就提前了 1/N 周期。 整个数字锁相环路按上述方式，反复调整本地时钟相位，以实现位同步。 图 36 数字锁相环的原理方框图 相环的实现 CD74HCT297 是 TI公司生产的一种高速数字锁相环，由除 K 计数器，边沿触发器，异或鉴相器和数控振荡器 (DCO)组成，它具有高速度、低功耗等特点。 CD74HCT297 的内部功能如图 38 所示。 各管脚说明如下： A、 B、 C、 D:控制除 K 计数器的 K 值。 ΦA1：异或鉴相器的一个输入端，通常接输入相位信号； ΦA2：边沿触发鉴相器的输入端，通常接输入相位信号； ΦA3：鉴相器的另一输入端，通常与数控振荡器的输出端相连； ECPDout：边沿触发鉴相器的输出端； XORPDout：异或鉴相器的输出端 ，通常接到除 K 计数器的计数使能端； 图 38 CD74HCT297 的内部功能框图 KCP：除 K 计数器的 K 时钟输入； D/U：正向计数与反向计数输入端； ENCTR：计数使能端； I/Dout：数控振荡器输出端，经除 N 计数器分频反馈到鉴相器输入端； 南湖学院 毕业设计（论文） 11 I/DCP：数据振荡器输入。 如图 38 所示，异或鉴相器比较输入信号的相位，输出相位差去控制 K 计数器做加。