高速电路板级sipi与实践_毕业论文(编辑修改稿)

高速电路板级sipi与实践_毕业论文(编辑修改稿)内容摘要：

可以计算出阻抗大致的变化率要求为： %101/  ZZ。 电路板上阻抗的典型指标为 +/10%，根本原因就在这。 如果阻抗变化只发生一次，例如线宽从 8mil 变到 6mil 后，一直保持 6mil 宽度这种情况，要达到突变处信号反射噪声不超过电压摆幅的 5%这一噪声预算要求，阻抗变化必须小于 10%。 这有时很难做到，以 FR4 板材上微带线的情况为例，我们计算一下。 如果线宽 8mil，线条和参考平面之间的厚度为 4mil ，特性阻抗为 欧姆。 线宽变化到 6mil 后特性阻抗变成 欧姆，阻抗变化率达到了 20%。 反射信号的幅度必然超标。 至于对信号造成多大影响，还和信号上升时间和驱动端到反射点处信号的时延有关。 但至少这是一个潜在的问题点。 幸运的是这时可以通过阻抗匹配端接解决问题。 如果阻抗变化发生两次，例如线宽从 8mil 变到 6mil 后，拉出 2cm 后又变回 8mil。 那么在 2cm 长 6mil 宽线条的两个端点处都会发生反射，一次是阻抗变大，发生 正反射，接着阻抗变小，发生负反射。 如果两次反射间隔时间足够短，两次反射就有可能相互抵消，从而减小影响。 假设传输信号为 1V，第一次正反射有 被反射， 继续向前传输，第二次反射有 * = 被反射回。 再假设 6mil 线长度极短，两次反射几乎同时发生，那么总的反射电压只有 ，小于 5%这一噪声预算要求。 因此，这种反射是否影响信号，有多大影响，和阻抗变化处的时延以及信号上升时间有关。 研究及实验表明，只要阻抗变化处的时延小于信号上升时间的 20%，反射信号就不会造成问 题。 如果信号上升时间为 1ns，那么阻抗变化处的时延小于 对应 英寸，反射就不会产生问题。 也就是说，对于本例情况，6mil 宽走线的长度只要小于 3cm 就不会有问题。 当 PCB 走线线宽发生变化时，要根据实际情况仔细分析，是否造成影响。 需要关注的参数有三个：阻抗变化有多大、信号上升时间是多少、线宽变化的颈状部分有多长。 根据上面的方法大致估算一下，适当留出一定的余量。 如果可能的话，尽量让减小颈状部分长度。 需要指出的是，实际的 PCB 加工中，参数不可能像理论中那样精确，理论能对我们的设 计提供指导，但不能照搬照抄，不能教条，毕竟这是一门实践的科学。 估算出的值要根据实际情况做适当的修订，再应用到设计中。 如果感觉经验不足，那就先保守点，然后在根据制造成本适当调整。 （ 2）串扰耦合 在高速电路中信号的频率的变高、边沿变陡、电路板的尺寸变小、布线的密度变大，这些因素使得在高速数字电路的设计中，信号完整性问题越来越突出，其 已经成为高速电路设计工程师不可避免的问题。 串扰是指有害信号从一个网络转移到另一个网络，它是信号完整性问题中一个重要问题，在数字设计中普遍存在，有 可能出现在芯片、 PCB 板、连接器 、芯片封装和连接器电缆等器件上。 如果串扰超过一定的限度就会引起电路的误触发，导致系统无法正常工作。 因此了解串扰问 题产生的机理并掌握解决串扰的设计方法，对于工程师来说是相当重要的。 1 串扰问题产生的机理 串扰是信号在传输线上传播时，由于电磁耦合而在相邻的传输线上产生不期望的电压或电流噪声干扰，信号线的边缘场效应是导致串扰产生的根本原因。 为了便于分析，下面介绍几个有关的概念。 如图 1 所示，假设位于 A 点的驱动器是干扰源，而位于 D 点的接受器为被干扰对象，那么驱动器 A 所在的传输线被称之为 干扰源网络或侵害网络 (Agreessor)，相应的接收器 D 所在的传输线网络被称之为静态网络或受害网络。 静态网络靠近干扰源一端的串扰称为近端串扰 (也称后向串扰 )，而远离干扰源一端的串扰称为远端串扰 (或称前向串扰 )。 由于产生的原因不同将串扰可分为容性耦合串扰和感性耦合串扰两类。 错误 ! 图 5 两条传输线的耦合 容性耦合机制 当干扰线上有信号传输时，由于信号边沿电压的变化，在信号边沿附近的区域，干扰线上的分布电容会感应出时变的电场，而受害线处于这个电场里面， 所以变化的电场会在受害线上产生感应电流。 可以把信号的边沿看成是沿干扰线移动的电流 源，在它移动的过程中，通过电容耦合不断地在受害线上产生电流噪声。 由于在受害线上每个方向的阻抗都是相同的，所以 50％的容性耦合电流流向近端而另 509／ 6则传向远端。 此外，容性耦合电流 的流向都是从信号路径到返回路 径的，所以向近端和远端传播的耦合电流都是正向的。 对于近端容性耦合串扰，随着驱动器输出信号出现上升沿脉冲，流向近端的电流将从零开始迅速增加，当边沿 输入了一个饱和长度以后，近端电流将达到一个固定值。 另外，流向近端的耦合电流将以恒定的速度源源不断地流向近端，当上升沿到达干扰线的接收端，此上升沿 会被接受吸收，不再产生耦合电流信号，但是受害线上还有后向电流流向受害线的近端，所以近端的耦合电流将持续两倍的传输延迟。 对于远端容性耦合串扰，由于信号的边沿可看成是移动的电流源，它将在边沿的 附近区域产生经互容流进受害线的耦合电流，而产生的耦合电流将有 50％与干扰线上的信号同向而且速度相同地流人远端，因此随着干扰线上信号的传输，在受害线上将不断地产生的前向耦合电流而且和已经存在的前向耦合电流不 断地叠加，并一同传向远端。 由于串扰只在信号的边沿附近区域产生，流向远端的耦合电流的持续时间等于信号的跃变时间。 具体的容性耦合如图 6 所示。 图 6 前向传播和后向传播的互容耦合 感性耦合机制 当信号在于扰线上传播时，由于信号电流的变化，在信号跃变的附近区域，通过分布电感的作用将产生时变的磁场，变化的 磁场在受害线上将感应出噪声 电压，进而形成感性的耦合电流，并分别向近端和远端传播。 与容性耦合电流不一样的是，感性耦合电流的方向与干扰线上信号传播的方向是反向的，向近端传输 时，电流回路是从信号路径到返回路径，而向远端传输时，电流回路则是从返回路径到信号路径。 对于近端感性耦合串扰，其特征与近端容性耦合串扰非常相似，也是从零开始迅速增加，当传输长度大于等于饱和长度以后，将稳定在一个固定值，持续时间是两倍的传输延迟。 因为流向近端的感性耦合电流与容性耦合电流同向，所以两者将叠加在一起。 对于远端感性耦合串扰，感性 耦合噪声与干扰线上信号边沿的传播速度相同，而且在每一步将会耦合出越来越多的噪声电流，持续的时间等于信号跃变的 时间。 但是由于电流流向与远端容性耦合电流是反向的，所以到达受害线远端接收器的耦合电流是两者之差。 具体的感性耦合如图 7 所示。 图 7 前向和后向传播的互感耦合 互感和互容的混合效应 一般地，在完整的地平面上，容性和感性的耦合产生的串扰电压大小相等，因此远端串扰的总噪声由于容性和感性耦合的极性不一样而相互抵消。 在带状 线电路更能够显示两者之间很好的平衡，其远端耦合系数极小，但是对于微带线路，由于与串 扰相关的电场大部分穿过的是空气，而不是其他的绝缘材料，因此容性 串扰比感性串扰小，导致其远端串扰系数是一个小的负数。 2 解决串扰的方法 串扰在电子产品的设计中普遍存在，通过以上的分析与仿真，了解了串扰的特性，总结出以下减少串扰的方法： (1)在情况允许的情况下，尽量增大走线之间的距离，减小平行走线的长度，必要时采用 jog 方式走线。 (2)在确保信号时序的情况下，尽可能地选择上升沿和下降沿速度更慢的器件，使电场和磁场变化的速度变慢，从而降低串扰。 (3)在设计走线时，应该尽量使导体靠近地平面或电源平面。 这样 可以使信号路径与地平面紧密的耦合，减少对相邻信号线的干扰。 (4)在布线空间允许的条件下，在串扰较严重的两条信号线之间插入一条地线，可以减小两条信号线间的耦合，进而减小串扰。 3 EMI、 EMC 随着当今数字化时代的发展，大部分电子设备工作频率基本上都在 100MHz 以上，串行输出接口的速率也越来越趋近 Gbps 级别，而且它们常常必须与其它电子设备同时在一个很狭窄的空间下工作，这使得 电磁兼容 问题变得非常突出，目前几乎所有重要的电子设备都必须通过 电磁干扰 和电磁兼容 (EMI/EMC)测试。 如果无法通过这种测试，那么这一产品是不可能准许进入市场的。 为了不致影响产品的上市周期， EMI/EMC 指标和产品性能指标一样都已成为衡量一个设计成功与否的标志。 而 EMI/EMC 问题的解决决不是简单地在外部做一些屏蔽措施就可搞定的，它是一个系统性的问题，与器件选择、电路设计、 PCB 布局和布线、以及 I/O 接口的选择都有很大的关系，因此必须从原理图设计开始就要考虑EMI/EMC 问题的解决办法。 器件的选择主要应考虑优先选用工作电流、泄漏电流、纹波电流、纹波电压、功耗和工作电压低的器件，电路设计主要应考虑电源电路、高压和高频电路、以及输入 /输出电路的匹配、同步、驱动和均衡，这部分比较复杂，主要取决于设计师的经验和水平，这里不作多表。 PCB 是系统中主要的辐射源，控制系统中所有的 PCB的 EMI 辐射、提高系统搞干扰的能力是确保产品通过 EMC 测试的最好方法。 首先要认识到的是， PCB 的布局是很重要的，必须注意把高压和高频部分与低压和低频电路部分在 PCB上分割开来，必要时可能还要在 PCB上开一些沟槽以加强屏蔽效果。 其次， PCB 的布线是产生 EMI 问题的主要来源，尤其是当今随着 PCB 板空间的越来越小和层数的越来越多，越来越多的高频信号线和电源线如何很好地避免相互干扰变成了一个非常棘手的问题。 现有的一些 EMC仿真分析工具可以帮助 PCB设计工程师解决一些 EMI的问题，不过，目前并没有一种能完全并准确地仿真 EMI 效果的工具，这主要是因为 PCB 各种过孔的阻抗受工艺和材料的 影响非常大，现有的仿真分析工具没有办法对它进行精确的传输线效应分析。 尽管目前市场上出现了一些易于使用的基于 EMC 设计规则检查的 EMI/EMC 仿真分析工具，如 Cadence 的 EMControl 和 Zuken 的 EMC Adviser，但它们只能帮助 PCB 设计师发现和解决 PCB 实际布线时产生的 EMI 问题，而不可能从根本上解决 PCB 布线的 EMC 问题。 要想从根本上解决这一问题，必须对 PCB 的布线有一个更深入的了解。 PCB 上的噪声源是多种多样的，如信号噪声 (反射和串扰等 )、电源 /地噪声、以及天线 (悬空线 )等等，为了确 保减少 PCB 的 EMI，这些信号的、器件的、电源 /地平面的以及天线的噪声源都必须加以考虑。 考虑到信号噪声源是信号完整性 (SI)问题、电源 /地噪声源是电源完整性 (PI)问题，因此最终的 EMC 问题的解决必须依靠正确的 SI、 PI 和 EMI 的共同设计，而不仅仅只是考虑 EMC 的问题。 目前业界主要的 SI 和 PI 仿真分析工具有 Cadence 的 PCB SI 230/6 Mentor 的 HyperLynx 和 Zuken 的 HotStage。 I/O 接口 (特别是高速串行接口 )也是产生 EMI/EMC 问题的一个主要辐射源，尽管我们可 以采取一些外部屏蔽措施和滤波 /匹配等电路设计补救措施，但最根本的办法是彻底消除辐射大量干扰的输入 /输出器件 (如功放和收发器等 )和连接电缆。 值得庆幸的是，随着柔性 PCB 板材料、设计和制造技术的进步，这一方法现在是完全可行的。 现在 Zuken 的从 PCB 设计到制造一体化解决方案 CR5000 可以支持用柔性 PCB 板来连接两块不同层数的PCB 硬板，柔性 PCB 板的应用不仅可省掉 EMI 辐射较大的 I/O 端口和器件，而且可提高全系统的可靠性和节省系统的 BOM 成本。 SI 的 HyperLynx 仿真 HyperLynx 包括前仿真工具 LineSim 和后仿真工具 BoardSim。 LineSim 是用来原理图仿真， BoardSim 可以用来 PCB 板级仿真。 HyperLynx 能仿真的范围包括信号完整性（ signalintegrity），串扰 (crosstalk)和电磁兼容 (EMC)。 1 使用 linesim 进行布线前仿真 一个简单的模型 如图包含一个驱动器，传输线和接收器。 如何实现阻抗匹配，才能保证没有反射，振铃现象。 通过信号完整行理论我们知道要保持传输线一致的阻抗，如 50 欧姆，如果阻抗不匹配怎么样才能通过端接的方法改善波形。 往往 实际上理论计算不能完全的解决问题，实际的仿真能快速直观的得出结果。 图 8 传输模式 本节先运行一 个实例 FileOpen LineSim Schematic 打开 HyperLynx 自带的实例 如下图：图中的 7。