简易数字电压表的设计(单片机课程设计)(编辑修改稿)

简易数字电压表的设计(单片机课程设计)(编辑修改稿)内容摘要：

1） 8路输入通道， 8 位 A/D 转换器，即分辨率为 8 位。 （ 2）具有转换起停控制端。 （ 3）转换时间为 100μ s(时钟为 640kHz 时 )， 130μ s（时钟为 500kHz 时） （ 4）单个 +5V 电源供电 （ 5）模拟输入电压范围 0～ +5V，不需零点和满刻度校准。 （ 6）工作温度范围为 40～ +85 摄氏度 （ 7）低功耗，约 15mW。 6 内部结构 ADC0809 内部逻辑电路如下： 图 24 ADC0809内部图 ADC0809 是 CMOS 单片型逐次逼近式 A/D 转换器，内部结构如图所示，它由 8路模拟开关、地址锁存与译码器、比较器、 8 位开关树型 A/D 转换器、逐次逼近寄存器、逻辑控制和定时电路组成。 74HC164移位 寄存器 概述 74HC16 74HCT164 是高速硅门 CMOS 器件，与低功耗肖特基型 TTL (LSTTL) 器件的 引脚兼容。 74HC16 74HCT164 是 8 位边沿触发式移位寄存器，串行输入数据，然后并行输出。 数据通过两个输入端（ DSA 或 DSB）之一串行输入；任一输入端可以用7 作高电平使能端，控制另一输入端的数据输入。 两个输入端或者连接在一起，或者把不用的输入端接高电平，一定不要悬空。 时钟 (CP) 每次由低变高时，数据右移一位，输入到 Q0， Q0 是两个数据输入端（ DSA 和 DSB）的逻辑与，它将上升时钟沿之前保持一个建立时间的长度。 主复位 (MR) 输入端上的一个低电平将使其它所有输入端都无效，同 时非同步地清除寄存器，强制所有的输出为低电平。 特性  门控串行数据输入  异步中央复位  符合 JEDEC 标准 no. 7A  静电放电 (ESD) 保护： HBM EIA/JESD22 A114B 超过 2020 V MM EIA/JESD22 A115A 超过 200 V。  多种封装形式  额定从 40 176。 C 至 +85 176。 C 和 40 176。 C 至 +125 176。 C。 功能图 图 25. 逻辑符号 8 图 26 74HC164 管脚 分布图 74HC164 典型工作时序图 ： 图 27 74HC164 工作 时序图 9 74HC573锁存器 在 数码管显示方面，要 维 持一个数据的显示，往往要持续的快速的刷新。 尤其是在四段八位数码管等这些要选通的显示设备上。 在人类能够接受的刷新频率之内，大概每三十毫秒就要刷新一次。 这就大大占用了处理器的处理时间，消耗了处理器的处理能力，还浪费了处理器的功耗。 锁存器的使用可以大大的缓解处理器在这方面的压力。 当处理器把数据传输到锁存器并将其锁存后，锁存器的输出引脚便会一直保持数据状态直到下一次锁存新的数据为止。 这样在数码管的显示内容不变之前，处理器的处理时间和 IO 引脚便可以释放。 可以看出，处理器处理的时间仅限于显示内容发 生变化的时候，这在整个显示时间上只是非常少的一个部分。 而处理器在处理完后可以有更多的时间来执行其他的任务。 这就是锁存器在 LED 和数码管显示方面的作用 :节省了宝贵的 MCU时间。 锁存器作用： 锁存器 (Latch)是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。 锁存，就是把信号暂存以维持某种电平状态。 锁存器的最主要作用是缓存，其次完成高速的控制其与慢速的外设的不同步问题，再其次是解决驱动的问题，最后是解决一个 I/O 口既能输出也能输入的问题。 锁存器就是把当前的状态锁存起来，使 CPU 送出的数据在接口电路的输出端保持一段时间锁存后状态不再发生变化，直到解除锁定。 还有些芯片具有锁存器，比如芯片74LS244 就具有锁存的功能，它可以通过把一个引脚置高后，输出就会保持现有的状态，直到把该引脚清 0 后才能继续变化。 图 28 74HC573 锁存器管脚图 注： 1脚三态允许控制端低电平 有 效 ； 1D~8D 为数据输入端 ； Q~8Q 为数据输出端 ； 10 74HC573 引脚图 ； LE 为锁存控制端。 OE 为使能端。 LED 显示系统 LED显示器的选择 在本设计中，选择 4位一体的数码型 LED 显示器，简称“ 4LED”。 本系统中第一位为 通道显示，第二位为 显示电压的整数位，即个位，后两位显示电压的小数位， 分别为十分位和百分位。 4LED 显示器引脚如图 29所示，是一个共阴极接法的 4 位 LED 数码显示管，其中a， b， c， e， f， g 为 4 位 LED 各段的公共输出端， 4 分别是每一位的位数选端， dp是小数点引出端， 4位一体 LED 数码显示管的内部结构是由 4 个单独的 LED 组成，每个 LED 的段输出引脚在内部都并联后，引出到器件的外部。 图 29 4位 LED外观 及引脚图 图 210 A5416AH四位 共阴数码管引脚详图 11 对于这种结构的 LED 显示器，它的体积和结构都符合设计要求，由于 4位 LED 阴极的各段已经在内部连接在一起，所以必须使用动态扫描方式（将所有数码管的段选线并联在一起，用一个 I/O 接口控制）显示。 LED译码方式 译码方式是指由显示字符转换得到对应的字段码的方式，对于 LED 数码管显示器，通常的译码方式有硬件译码和软件译码方式两种。 硬件译码是指利用专门的硬件电路来实现显示字符码的转换。 软件译码就是编写软件译码程序，通过译码程序来得到要显示的字符的字段码，译码程序通常为查表程序 [3]。 本设计系统中为了简化硬件线路设计， LED 译码采用软件编程来实现。 由于本设计采用的是共阴极 LED，其对应的字符和字段码如下表 21 所示。 表 21 共阴极字段码表 显示数码 共阴型段码 显示数码 共阴型段码0 3FH 8 7FH1 06H 9 6FH2 5BH A 77H3 4FH B 7CH4 66H C 39H5 6DH D 5EH6 7DH E 79H7 07H F 71H 第三章 设计方案 硬件设计 图 31为硬件的总体框图，可分为四个模块。 模数转换使用 ADC0809 芯片，它将输入的模拟电压量转换为一个 8位的 二进制数字，然后进入到单片机 STC80C51 控制单元，经过驱动处理模块用数码管显示出直流电压值。 另外注意 ADC0809 芯片输入电压不可大于 5V。 12 单片机最小 系统 设计 MCS51单片机芯片内部有一个高增益反相放大器，用于构成震荡器， XTAL1 为该放大器的输入端， XTAL2 为该放大器输出端，但形成时钟电路还需附加其他电路。 本设计系统采用内部时钟方式，利用单片机内部的高增益反相放大器，外部电路简，只需要一个晶振和 2个电 容即可，如图 32所示。 图 32 时钟电路的设计 电压模拟量输入外电路 模 数 转 换 模 块 微 控 制 器 模 块 数 码 管 显 示 模拟 数字 控制转换 程序处理 图 31 硬件框图 13 电路的设计 单片机在启动运行时都需要复位，使 CPU 和系统中的其他部件都处于一个确定的初始状态，并从这个状态开始工作。 MCS51 单片机有一个复位引脚 RST,采用施密特触发输入。 当震荡器起振后，只要该引脚上出现 2个机器周期以上的高电平即可确保时器件复位。 复位电路如图 33所示。 图 33 复位电路的设计 电路 设计 只要能够提供稳定的 +5V电压的各种电源都可以，但一般都用三端 稳压器 7805。 接法如图， 7805 的 “1”有 7V以上就行。 C1 可选 1000~2200 微法的 电解电容 ， C3 可选10~100 微法的 电解电容 ， C C4 可选 ~ 微法的无极电容。 如 图 34 所示。 当然，电源这块不是我们本次实验的设计重点，这里大概提一下。 图 34电源 电路 14 采样 电路的设计 这里 使用的是 ADC0809 的模数 转换芯片 ，可 根据其工作机理来设计电路图：首先输入 3 位地址，并使 ALE=1，将地址存入地址锁存器中。 此地址经译码选通 8路模拟输入之一到比较器。 START 上升沿将逐次逼近寄存器复位。 下降沿启动 A/D转换，之后 EOC输出信号变低，指示转换正在进行。 直到 A/D转换完成， EOC变为高电平，指示 A/D转换结束，结果数据已存入锁存器，这个信号可用作中断申请。 当 OE 输入高电平 时，输出三态 门打开，转换结果的数字量输出到数据总线上。 转换数据的传送 A/D 转换后得到的数据应及时传送给单片机进行处理。 数据传送的关键问题是如何确认 A/D 转换的完成，因为只有确认完成后，才能进行传送。 采样 电路如图 35 所示。 图 35 采样 电路 15 键盘电路的设计 当按键数量较多时，为节省 I/O 口线和减少引线，常将其按矩阵方式连接。 每条行线与列线的交叉处通过一个按键来接通，则只需要 N条行线和 M条列线，即可组成 N*M个按键的键盘。 比如，有 16 个按键的键盘，可将其按 4*4 的方式连接，即 4 根行线和 4根列线 ，每根行线和列线交叉点处即为一个键位，其连接形式如图 36 所示。 图 36 键盘 电路的设计 LED显示电路的设计 单片机的并行口不能直接驱动 LED 显示器，所以，在一般情况下，必须采用专用的驱动电路芯片，使之产生足够大的电流，显示器才能正常工作 [7]。 如果驱动电路能力差，即负载能力不够时，显示器亮度就低，而且驱动电路长期在超负荷下运行容易损坏，因此， LED 显示器的驱动电路设计是一个非常重要的问题。 为了简化数字式直流电压表的电路设计，在 LED 驱动电路的设计上，可以利用单片机 P0 口上外接的 上拉电阻来实现，即将 LED 的 AG段显示引脚和 DP 小数点显示引脚并联到 P0口与上拉电阻之间，这样，就可以加大 P0口作为输出口德驱动能力，使得 LED能按照正常的亮度显示出数字，如图 37所示。 16 图 37 LED显示电路的设计 整体电路的设计 最终结合整体硬件布局以及适合布线规划的设计。 最终整体电路的设计如图 38所示。 图 38 整体电路的设计 17 系统程序的设计 系统 程序的设计是对照已经设计好的硬件电路进行。