基于eda的直流电机pwm控制设计毕业论文(编辑修改稿)内容摘要:
钢或钢板加工 而成。 换向极绕组与电枢绕组串联。 ( 4) 电刷装置 在图 中, A、 B 表示电刷。 它的作用是把转动的电枢绕组与静止的外电路相连接,并与换向器相配合,起到整流或逆变器的作用。 转子部分 直流电机的转子称为电枢,包括电枢铁芯、电枢绕组、换向器、风扇、轴和轴承等。 ( 1) 电枢铁芯 电枢铁芯是电机主磁路的一部分,且用来嵌放电枢绕组。 为了减少电枢旋转时电枢铁芯中因磁通变化而引起的磁滞及涡流损耗,电枢铁心通常用 厚的两面涂有绝缘漆的硅钢片叠加而成。 ( 2) 电枢绕组 电枢绕组是由许多按一定规律连接的线圈组 成,它是直流电机的主要电路部分,也是通过电流和感应电动势,从而实现机电能量转换的关键部件。 线圈用包有绝缘的导线绕制而成,嵌放在电枢槽中。 每个线圈(也称组件)有两个出线端,分别接到换向器的两个换向片上。 所有线圈按一定规律连接成一闭合回路。 ( 3) 换向器 换向器也是直流电机的重要部件。 在直流电动机中,它将电刷上的直流电流转换成绕组内的交流电流;在直流发电机中,它将绕组内的交流电动势转换成电刷端上的直流电动势。 换向器由许多换向片组成,每片之间相互绝缘。 换向片数与线圈组件数相同。 5 直流电机工作原理 直流电机 的工作原理建立在电磁力和电磁感应的基础上,从图 可以看出主磁极 N、 S 间装着一个可以转动的铁磁圆柱体,圆柱体的表面上固定着一个线圈 abcd。 abcd 是装在可以转动的铁磁圆柱上的一个线圈,把线圈的两端分别接到两个圆弧形的铜片上(简称换向片),两者相互绝缘,铁芯和线圈合称电枢。 当线圈中通入直流电流时, 线圈边上受到电磁力 F=Bli, 根据左手定则确定力的方向,这一对电磁力形成了作用于电枢的一个电磁转矩,转矩的方向是逆时针方向。 若电枢转动,线圈两边的位置互换,而线圈中通过的还是直流电流,则所产生的电磁转矩的方向则变 为顺时针方向,因此电枢受到一种方向交变的电磁转矩。 这种交变的电磁转矩只能使电枢来回摇摆,而不能使电枢连续转动。 显然,要使电枢受到一个方向不变的电磁转矩,关键在于,当线圈边在不同极性的磁极下,如何将流过线圈中的电流方向及时地加以变换,即进行所谓“换向”。 为此必须增添一个叫做换向器的装置,换向器由互相绝缘的铜质换向片构成,装在轴上,也和电枢绝缘,且和电枢一起旋转。 换向器又与两个固定不动的由石墨制成的电刷 A、 B 相接触。 装了这种换向器以后,若将直流电压加于电刷端,直流电流经电刷流过电枢上的线圈,则产生电磁转矩,电枢 在电磁转矩的作用下就旋转起来。 电枢一经转动,由于换向器配合电刷对电流的换向作用,直流电流交替地由线圈边 ab 和 cd 流入,使线圈边只要处于 N 极下,其中通过电流的方向总是由电刷 A 流入的方向,而在 S 极下时,总是从电刷 B 流出的方向。 这就保证了每个极下线圈边中的电流始终是一个方向。 这样的结构,就可使电动机能连续地旋转。 这就是直流电机的基本工作原 理 [7]。 直流电机 PWM 调速原理 所谓脉冲宽度调制是指用改变电机电枢电压接通与断开的时间的 占空比来控制电机转速的方法,称为脉冲宽度调制 (PWM)。 对于直流电机调速系统, 使用 FPGA 进行调速是极为方便的。 其方法是通过改变电机电枢电压导通时间与通电时间的比值(即占空比)来控制电机速度。 PWM调速原理如图 所示。 最 大 值 V m a x平 均 值 V d最 小 值 V m i n t 1 t 2T 图 PWM 调速原理 6 在脉冲作用下,当电机通电时,速度增加;电机断电时,速度逐渐减少。 只要按一定规律,改变通、断电时间,即可让电机转速得到控制。 设电机永远接通电源时,其转速最大为 Vmax, 设占空比为 D=t1/T, 则电机的平均速度为 Vd=VmaxD 式中 , Vd— — 电机的平均速度 Vmax—— 电机全通时的速度(最大) D=t1/T— — 占空比 平均速度 Vd 与占空比 D 的函数曲线,如图 所示。 电 压( V )时 间 ( t )通 电 断 电t 1t 2T0平 均 速 度V dV m a x00 . 51占 空 比 ( D ) 图 平均速度和占空比的关系 由图 所示可以看出 , Vd 与占空比 D 并不是完全线性关系(图中实线),当系统允许时,可以将其近似地看成线性关系(图中虚线)。 因此也就可以看成电机电枢电压 Ua 与占空比 D 成正比,改变占空比的大小即可控制电机的速度。 由以上叙述可知:电机的转速与电机电枢 电压成比例,而电机电枢电压与控制波形的占空比成正比,因此电机的速度与占空比成比例,占空比越大,电机转得越快,当占空比 α= 1 时,电机转速最大。 7 第 3 章 FPGA 与硬件描述语言 在本章中首先介绍 FPGA 的基本知识,以及所要涉及的芯片;在此基础上介绍设计中需要应用的硬件语言,以便使下面的设计更加完整,并方便阅读。 现场可编程逻辑器件 在现场可编程逻辑器件领域,目前主要的产品主要分为 3大类。 (1)基于 SRAM编程的 FPGA 所谓基于 SRAM编程的 FPGA,从结构上而言,主要是由 3个部分组成:可编程逻辑块 (CLB)、 可编程输入 /输出模块 IOB和可编程内部连线 Pl组成。 (2)基于 PROM或 EEPROM编程的 CPLD 基于 EPROM或 EEPROM编程的 CPLD,主要由可编程 I/O模块、可编程逻辑单元模块 (LB)、可编程布线池 (PIA)组成。 其特点是:芯片功能的定义是由阵列分布 EPROM或 EEPROM型的下拉 MOS开关来控制。 (3)基于一次性编程的反熔丝 FPGA 反熔丝 FPGA的主要特点是功耗低,布线通路丰富,逻辑元件 粒度小。 另一方面,众所周知,采用反熔丝技术的 FPGA尽管具有许多优点,但是却有一个致命的弱点, 也就是只能进行一次性编程,这就为大规模 FPGA产品的开发带来了许多不便。 为了弥补这一不足,近年来,一种新型的集高密度、低功耗、非易失性和可重新编程于一身的非易失性、可重新编程的门阵列已经推向市场。 (4)FPGA未来发展方向 以 FPGA、 CPLD为代表的现场可编程逻辑电路的主要发展方向是: ① 为了迎接系统级芯片时代,向着密度更高、速度更快、频带更宽的数百万门超大规模的方向发展。 ② 为了方便用户设计和特殊功能的应用,向着嵌入通用或者标准功能模块方向发展。 ③ 为了适应全球环保潮流,向着低压、低功耗的绿色组件方向 发展 [3]。 硬件描述语言 (Hardware Description language)是硬件设计人员和电子设计自动化 (EDA)工具之间的界面。 其主要目的是用来编写设计文件建立电子系统 行为级的仿真模型,即利用计算机的巨大能力对用 Verilog HDL 或 VHDL 建模的复杂的数字逻辑进行仿真 .然后再自动综合从而生成符合要求且在电路结构上可以实8 现的数字逻辑网表 (Netlist),根据网表和某种工艺的器件自动生成具体电路 .然后生成该工艺条件下这种具体电路的 延时模型 ,仿真验证无误后,用于制造 ASIC 芯片或写入 EPLD 和 FPGA 器件中 [5]。 在 EDA 技术领域中把用 HDL 语言建立的数字模型被称为软核 (soft core),把用建模和综合后生成的网表称为固核 (Hard core),对这些模块的重复利用不仅缩短了开发时间,而且还提高了产品开发率和设计效率 [8]。 EDA简要介绍 20世纪后半期,随着集成电路和计算机的不断发展,电子技术面临着严峻的挑战。 由于电子技术发展周期不断缩短,专用集成电路( ASIC)的设计面临着难度不断提高 与 设计周期不断缩短的矛盾。 为了解决这个问题,必须采用新的设计方法和使用高层次的设计工具。 在此情况下, EDA( Electronic Design Automation,电子设计自动化)技术应运而生。 EDA技术就是以计算机为工作平台,以 EDA软件工具为开发环境,以硬件描述语言为设计语言,以可编程器件为实验载体,以 ASIC、 SOC芯片为目标器件,以数字逻辑系统设计为应用方向的电子产品自动化设计过程。 随着现代半导体的精密加工技术发展到深来微米( )阶段 ,基于大规模或超大规模集成电路技术的定 制或半定制 ASIC 器件大量涌现并获得广泛的应用研究,使整个电子技术与产品的面貌发生了深刻的变化,极大地推动了社会进程。 而支撑这一发展进程的主要基础之一就是 EDA技术。 EDA技术在硬件方面融合了大规模集成电路制造技术, IC版图设计技术、ASIC测试和封装技术、 CPLD/FPGA技术等;在计算机辅助工程方面融合了计算机辅助设计 CAD、计算机辅助制造 CAM、计算机辅助测试 CAT技术及多种计算机语言的设计概念,而在现代电子学方面则融合了更多的内容,如数字电路设计理论、数字信号处理技术、系统建模和优化技术等。 因此 EDA技术为现代数字系统理论和设计的表达与应用提供了可能性,它已不是某一学科的分支,而是一门综合性学科。 EDA技术打破了计算机软件与硬件间的壁垒,是计算机软件技术与硬件实现、设计效率和产品性能的合二为一,它代表了数字电子设计技术和应用技术的发展方向。 (1)自顶向下 (topdown)设计的基本概念 利用层。基于eda的直流电机pwm控制设计毕业论文(编辑修改稿)
相关推荐
通人员管理及超级用户密码等模 块。 系统功能模块如图 31 所示。 宿舍楼信息管理:主要是记录宿舍楼的基本状况,包括楼房名称、楼里寝室数量等基本信息。 以便于用户分配寝室。 可以实现添加楼房信息、修改楼房信息、删除楼房信息以及根据楼房名称模糊查询楼房信息等功能。 房间信息管理:主要记录宿舍各个房间的基本信息,房间名称,楼房名称,房间床位数量等等。 以便于用户对学生住宿的分配。
图 215 多路选择模块的波形仿真图 输入端口 功能 TimeSet_EN 时间设置使能信号 hour1,hour0 自动模式中当前时间的小时数输入 minute1,minute0 自动模式中当前时间的分钟数输入 second0,second1 自动模式中当前时间的秒数输入 开 始 依输入条件,判断是自动显示时间,或显示调整后的时间 Timeset_EN=1。 显示设置后的时间
M 中的数据决定。 SRAM 型开关的 FPGA 是易失性的,每次重新加电, FPGA 都要重新装入配置数据。 SRAM 型 FPGA 的突出优点是可反复编程,系统上电时,给 FPGA 加载不同的配置数据,即可令其完成不同的硬件功能。 这种配置的改变甚至可以在系统的运行中进行,实现系统功能的动态重构。 采用快闪 EPROM 控制开关的 FPGA 具有非易失性和可重复编程的双重优点
集群技术还可以把多台主机联合起来服务于JSP应用程序 [7]。 总 而言 之,使用 JSP动态页面开发技术 可以降低 开发人员的学习门槛和系统开发的成本 ,提高 了编程代码 可读性, 便于 开发出高性能的 Web应用系统 [10]。 所以 本次网上订餐系统开发 采用了 JSP技术。 二、 JSP 技术和 ASP 技术比较 除了 JSP外,当然还有其他的一些构建动态 Web应用的语言,如 ASP、
library IEEE。 use。 use。 use。 entity XD is Port ( clk1k : in STD_LOGIC。 keyin : in STD_LOGIC。 keyout : out STD_LOGIC)。 end XD。 architecture Behavioral of XD is signal key1,key2:std_logic。 signal count
(三)学生成绩查询模块分析 学生成绩查询的界面可分为 登录界面及查询成绩时各种功能的实现界面。 学生登录到查询界面可以通过学号和姓名查阅到自己的考试成绩。 教师和管理员登录到成绩查询的界面不仅可以实现对学生的成绩进行查询、还可以实现学生成绩修改、学生成绩添加、学生成绩删除等操作。 该学生成绩查询界面可以分页显示也可以返回到登录界面。 ( 四 ) 学生成绩查询模块流程图 学生成绩查询系统 学生