eda技术实用教程_eda课程设计报告(编辑修改稿)

eda技术实用教程_eda课程设计报告(编辑修改稿)内容摘要：

ND behav。 它是一个带有异步复位和同步加载功能的十进制加法计数器。 二、编译报告 Compilation Report _flow sumamy Simulation Repoet_simutlaion waveform 11 由图可知，（ 1）当计数使能 EN 为高电平时允许计数； RST 低电平时计数器被清零。 （ 2）由于 LOAD 是同步加载控制信号，其第一个负脉冲恰好在 CLK 的上升沿处，故将 5 加载于计数到 9，出现了第一个进位脉冲。 由于 LOAD 第二个负脉冲未在 CLK 上升沿处，故没有发生加载操作，而第 4 个负脉冲都出现了加载操作；（ 3）当计数器每次计到 9 时，输出为高电平，而且计数器又从 0 开始重新计数 三、 RTL 图 12 四、 symbol 13 实验四、四选一多路选择器 一、 用 IF_THEN语句 实现 4 选 1 多路选择器 图一 用 IF_THEN语句 实现 4选 1多路选择器 文本设计输入 图二 程序运行编译结果 14 图三 四选一多路选择器的电路仿真波形图 由上图可知： 当 sel=11 时， y=intput3；当 sel=10 时， y=intput2；当 sel=01时， y=intput1；当 sel=00 时， y=intput0；实现了四选一功能。 图四 4选 1多路选择器 RTL电路图 图五 4选 1多路选择器 Symbol 15 二、 用 CASE 语句 实现 4 选 1 多路选择器 图六 用 CASE语句 实现 4选 1多路选择器 文本设计输入 图七 程序运行编译结果 图八 四选一多路选择器的电路仿真波形图 由上图可知（ s=s1amp。 s2） ： 当 s=00 时， z=a；当 s=01 时， z=b；当 s=10 时， z=c；当 s=11 时， z=d；实现了四选一功能。 16 图九 4选 1多路选择器 RTL电路图 图十 4选 1多路选择器 Symbol 三、 用 WHEN_ELSE 语句 实现 4 选 1 多路选择器 图十一 用 WHEN_ELSE语句 实现 4选 1多路选择器 文本设计输入 17 图十二 四选一多路选择器的电路仿真波形图 由上图可知（ sel=b amp。 a） ： 当 sel=00 时， q=i0；当 sel=01 时， q=i1；当 sel=10 时， q=i2；当 sel=11时， q=i3；实现了四选一功能。 图十三 4选 1多路选择器 RTL电路图 18 实验五、 ADC0809 采样状态机 一、文本设计输入（ VHDL）法 图一 ADC0809采样状态机文本设计输入 19 图二 程序运行编译结果 二、 RTL 电路图 图三 ADC0809采样状态机 RTL电路图 三、 ADC0809 采样状态图 图四 ADC0809采样状态图 20 四、 ADC0809 采样状态机工作时序 图五 ADC0809采样状态机工作时序图 上图显示了一个完整的采样周期。 复位信号后进入状态 s0；第二个时钟上升沿后，状态机进入状态 s1，由 start、 ale 发出采样和地址选通的控制信号。 而后， eoc 由高电平变为低电平， ADC0809 的 8位数据输出端呈现高阻状态“ ZZ”。 在状态 s2，等待了 clk的数个时钟周期之后， eoc 变为高电平，表示转换结束；进入状态 s3，在此状态的输出允许 oe 被被设置成高电平。 此时 ADC0809 的数据输出端 d[7.. 0]即输出已经转换好的数据 5EH。 在状态 s4， lock_t 发出一个脉冲，其上升沿立即将 d端口的 5E锁入 q和 regl 中。 图六 ADC0。