基于fpga的电子抢答器的程序设计毕业设计(编辑修改稿)

基于fpga的电子抢答器的程序设计毕业设计(编辑修改稿)内容摘要：

O 引脚。 4） FPGA 是 ASIC 电路中设计周期最短、开发费用最低、风险最小的器件之一。 5) FPGA 采用高速 CHMOS 工艺，功耗低，可以与 CMOS、 TTL 电平兼容。 可以说， FPGA 芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 FPGA 是由存放在片内 RAM 中的程序来设置其工作状态的，因此，工作时需要对片内的 RAM 进行编程。 用户可以根据不同的配置模式，采用不同的编程方式。 加电时， FPGA 芯片将 EPROM 中数据读入片内编程 RAM 中，配置完成后，FPGA 进入工作状态。 掉电后， FPGA 恢复成白片，内部逻辑关系消失，因此，FPGA 能够反复使用。 FPGA 的编程无须专用的 FPGA 编程 器，只须用通用的EPROM、 PROM 编程器即可。 当需要修改 FPGA 功能时，只需换一片 EPROM即可。 这样，同一片 FPGA，不同的编程数据，可以产生不同的电路功能。 因此，FPGA 的使用非常灵活。 FPGA 开发流程 FPGA 开发流程可以分为如下几步： ① 设计输入，设计输入主要包括原理图输入、状态图输入、波形图输入以及某种硬件描述语言，比如说是 VHDL、 Verilog 的源程序。 它是利用这些输入去描述一个电路的功能。 ② 功能仿真，功能仿真就是利用相关仿真工具对相关电路进行功能级别仿真，也就是说对你的输入 设计的逻辑功能进行相关的模拟测试。 在功能上面来了解电路是否能够达到预期要求。 这里的功能仿真纯粹是模拟性质的，不会设计的任何具体器件的硬件特性。 ③ 综合，综合就是行为或者功能层次表达的电子系统转换成低层次门级电路 6 的网表。 ④ 布局布线，就是将综合后的网表文件针对某一个具体的目标器件进行逻辑映射。 此时应该使用 FPGA 厂商提供的实现与布局布线工具，根据所选芯片的型号，进行芯片内部功能单元的实际连接与映射。 ⑤ 时序验证，就是要使得时序仿真过程中，建立与保持时间要符合相关的制约，以便数据能被正确的传输。 使仿真既包含门延 时，又包含线延时信息。 能较好地反映芯片的实际工作情况。 ⑥ 生成 SOF 等文件，此文件可以通过调试器把它下载到系统中间去。 而FPGA 设计流程的其他步骤基本上由相关工具去完成，因此只要自己设置好相关参数，不要人为干预太多。 而验证的话就需要用户花费大量的时间去完 成。 Quartus II 软件 Quartus II 是 Altera 提供的 FPGA/CPLD 开发集成环境， Altera 是世界最大可编程逻辑器件供应商之一。 Quartus II 在 21 世纪初推出，是 Altera 前一代FPGA/CPLD 集成开发环境 MAX+plus II 的更新换代产品，其界面友好，使用便捷。 在 Quartus II 上可以完成设计输入、 HDL综合、布线布局（适配）、仿真和下载和硬件测试等流程，它提供了一种与结构无关的设计环境，使设计者能方便地进行设计输入、快速处理和器件编程。 Altera 的 Quartus II 提供了完整的多平台设计环境，能满足各种特定设计的需要，也是单芯片可编程系 统（ SOPC）设计的综合性环境和 SOPC 开发的基本设计工具，并为 Altera DSP 开发包进行系统模型设计提供了集成综合环境。 Quartus II 设计工具完全支持 VHDL、 Verylog 的设计流程，其内部嵌有 VHDL、Verilog 逻辑综合器。 Quartus II 也可以利用第三方的综合工具，如 Leonardo Spectrum、 Synplify Pro、 FPGA Complier II，并能直接调用这些工具。 同样， Quartus II 具备仿真功能，同时也支持第三方的仿真工具，如 ModelSim。 此外， Quartus II与 MATLAB 和 DSP Builder 结合，可以进行基于 FPGA 的 DSP 系统开发，是 DSP硬件系统实现的关键 EDA 工具。 Quartus II 包括模块化的编译器。 编译器包括的功能模块有分析 /综合器（ Analysis amp。 Synthesis）、适配器（ Filter）、装配器（ Assembler）、时序分析器（ Timing 7 Analyzer）、设计辅助模块（ Design Assistant）、 EDA 网表文件生成器（ EDA Netlist Writer）和编辑数据接口（ Complier Database Interface）等。 可以通过选择 Start Complication 来运行所有的编译器模块，也可以通过选择 Start 单独运行各个模块。 还可以通过选择 Complier Tool（ Tools 菜单），在 Complier Tool 窗口中运行该模块来启动编辑器模块。 在 Complier Tool 窗口中，可以打开该模块的设置文件或报告文件，或打开其他相关窗口。 Quartus II编译设计的主控界面显示了 Quartus II自动设计的各主要处理环节和设计流程，包括设计输入编辑、设计分析与综合、适配、编程 文件汇编（装配）、时序参数提取以及编程下载几个步骤。 图 1 Quartus II 设计流程 8 3 系统设计 系统设计要求 抢答器是在竞赛、文体娱乐活动（抢答活动）中，能准确、公正、直观地判断出抢答者的机器。 本设计使用硬件描述语言 VHDL 设计基于 FPGA 的电子抢答器的源程序。 要求实现如下功能：设计一个四路抢答器；在一路成功抢答有效后，其他三路均不能抢答，并且将抢答成功的一路用指示灯显示出来。 系统设计方案 系统硬件设计方案 本设计分为硬件设计和软 件设计，这两者相互结合，不可分离；从时间上看，硬件设计的绝大部分工作量是在最初阶段，到后期往往还要做一些修改。 只要技术准备充分，硬件设计的大返工是比较少的，软件设计的任务贯彻始终，到中后期基本上都是软件设计任务。 图 2 硬件设计流程 系统软件设计方案 软件设计和硬件电路设计应结合进行，哪些功能由硬件完成，哪些任务由软件完成，在硬件电路设计基本定型后，也就基本上决定下来了。 9 软件任务分析环节是为软件设计做一个总体规划。 从软件的功能来看可分为两大类：一类是执 行软件，它能完成各种实质性的功能，如测量，计算，显示，输出控制和通信等，另一类是监控软件，它是专门用来协调各执行模块和操作。