基于fpga的时间间隔测量仪的设计(编辑修改稿)

基于fpga的时间间隔测量仪的设计(编辑修改稿)内容摘要：

能够作为这种参考的频率源有：铯束频标、氢激射器频标、无线电标准时间和频率广播信号，以及任何一个准确度已知的频率源。 测量一个频率源的准确度时，会受到以下因素影响： (1)参考标准的准确度和稳定度。 (2)被测标准的稳定度。 (3)测量方法和测量设备。 鉴于以上因素的影响 ， 在实际测量时 ， 一般要求参考标准的准确度要比被测标准频率高一个数量级，设备测量误差要比 被测标准准确度小一个数量级或少 1/3。 本论文提出的设计中目标精度是百皮秒，采用的参考频标是原子钟输出的 10M 信号 (精 度 1011)。 频率稳定度 频率稳定度是衡量频率源的一项最重要的指标 ， 是频率源所给频率值不稳定成份的 定量描述。 稳定度表示信号在给定时间段内频率偏差或时间偏差的统计特性估计 ， 即频 率偏差或相位偏差相对于平均频率偏差或平均相位偏差的波动。 其时域描述为 ： 单位时 间间隔内频率平均值的随机起伏程度。 清华 大学 2020 届毕业设计说明书 第 8页 共 36页 在统计学上用方差表示频率稳定度。 由于闪烁噪声对频率源的影响 ， 经典方差在表征频率稳定 度上有严重的缺陷，因此频率稳定度的数学表征目前一致采用的是 Allan方 差 (阿仑方差 )。 分 辨率 分辨率是衡量时间间隔测量的主要性能指标之一 ， 是系统可以分辨的最小时间间隔 的能量。 通常用 LSB(Least Significant Bit)表示。 精度 精度又称为确定度，即实际测量结果的偏差，精度以下几部分组成： (1) 量化误差：量化误差是系统在时间数字化过程中产生的误差。 (2) 非线性 ：由于模 — 数转换过程中恒流源的不稳定性和延迟线电长度的不均匀性， 非线性必然存在。 (3) 抖动：器件内部噪声、外部时钟信号相 位 不稳定、电源纹波都会引起系统 的抖 动。 随着时间间隔测量精度要求的不断提高，抖动成为了主要的误差来源 [8]。 直接计数法 直接计数法是时间间隔测量技术中最基本的方法。 直接计数法是基于脉冲的一种计数测量方法 ， 又称为脉冲计数法。 计数法中的脉冲是指参考时钟信号 ， 参考时钟信号是直接计数法测时的时间基准。 直接计数法的测量原理是基于同量纲物理量的比对 ， 即用时基信号去填充被测时间间隔 ， 通过对时基信号的脉冲计数来量化被测时间间隔。 为了提高脉冲计数法的测时分辨率 ， 需要提高时基信号 的频率。 目前 ， 获取高频的 时基信号已经不是难题，将锁相环 (PLL)技术结合高稳定度晶体振荡器就可以产生高稳 定度的高频时基信号。 但时基频率提高给脉冲计数法中计数器的设计带来了新的挑战。 考核计数器速度的参数是最 大 计数频率，当计数器的时 钟 信号频率高于最大计数频率 时 ， 计数器将无法正常工作。 计数器的位宽限制了计数器的最大计数频率 ， 随着位数的增多 ， 计数器的最大计数频率呈现降低的趋势。 计数器的位宽决定脉冲计数法的测量范 围 (即量程 )，计数器的宽度每增加一位，测量范围就能够扩大一倍。 在采用脉冲计数法 测量时间间隔的过程中，测量分 辨率和量程之间存在矛盾 [9]。 清华 大学 2020 届毕业设计说明书 第 9页 共 36页 时间内插法 在时间间隔的测量过程中，直接计数法的分辨率远远不能满足测量要求，人们不断探索的其它方法的过程中发现，时间内插方法是提高时间分辨率的有效方法。 时间内插是在低分辨时基的基础上，获取高精度的一种测时技术。 早期的时间内插是采用抽头同轴电缆来实现的，由于电缆体积太大，很难实现一致性很好的精确时间延迟，电缆延迟线逐渐被淘汰。 随着半导体工业的不断发展和技术的进步，出现了越来越多的时间内插方法，主要有：模拟内插法、游标内插法，延迟内插法等 [10]。 内插基础 在时间内插技术中，延迟线技术最为基础。 在 ASIC 设计中，用基本的 CMOS 门作为时间内插单元，是一种最简单直接的方法。 现代 CMOS 工艺的门延迟在 100ps 的量级，因此时间测量的精度就可以提高到 100ps 量级。 时间内插的测量分辨率比时基周期小，如图 所示， T0 是被测事件信号上升沿与时基信号上升沿之间的时间间隔， T1是事件信号下降沿与时基信号上升沿之间的时间间隔， T0和 T1 是时间内插的测量对象。 通过时间内插，可以将 T0和 T1 这些小于时基周期的微小时间间隔进一步量化。 图 下半部分是 T0和 T1 的放大示意图， 箭头代表进一步量化的刻度。 图 时 间 内插原理示意图 在一些情况下 ， 时间内插测量对象是事件信号上升沿与前面时基上升沿之间的时间 间隔 ， 时基信号周期是已知的固定值 时 ， 就算对两种不同测量对象进行测量也可以达到同样的内插效果。 模拟内插法 清华 大学 2020 届毕业设计说明书 第 10页 共 36页 在电子测量中 ， 对一个物理量的测量 ， 可以将该物理量转换为其它物理量 ， 通过测量转换后的物理量间接测量原物理量。 在时间内插技术中 ， 为了获取小于时基周期的测时分辨率 ， 可先将时间间隔转换为其它模拟量 ， 再转换为数字量 ， 这种方法又称时间幅度转换技术。 综合诸多电子元器件 的特性，可以发现电容与时间的关系较为密切。 式 是一个 RC充放电电路中电容两端电压的表达式。 V (t ) = V0 (1 – et/RC) （ ） 式 V(t)是时间的函数，式 立了映射关系 ， 通过对电压精确测量可以间接测量微小时间间隔 ， 电压的精确测量又可以转换为对另一个较长的时间间隔测量。 在具体电路实现中 ， 采用两个标准恒流源 ， 两 个电流源的电流值相差 很大 ， 分别作为充放电电流 ， 通过电容充放电过程实现微小时间 间隔测量。 整个充放电过程就是把微小时间间隔成倍数增大的过程，这种测量方法使用了 RC 等模拟电路 ， 被称为模拟内插测时法。 由于充放电过程中电压随时间的变化率不同 ，这 种测量方法又称双斜式时间内插，测量精度与充放电电容的稳定性有很大关系。 游标内插法 游标内插测时的方法来源于游标卡尺工作原理，在游标内插的方法中使用两个频率相差很小的时钟，一个作为主时钟，另一个为从时钟即游标时钟。 游标法的测量原理 (如图 )是依靠两个可启 动振荡器来实现的，在时间间隔的开始时刻开启一个周期为 T1的振荡器，在结束时刻开启另一个周期为 T2的振荡器，而且 T1稍大T2。 然后对这两个振荡器分别计数，直到这两个振荡器输出 的频率信号相位重合。 此时周期为 T1的振荡器计数表示的时间和周期为 T2的振荡器计数 表示的时间之差就是被测的时间间隔信号。 游标法测量的高分辨率是由两个可启动振荡器的高稳定度与高可靠性保证的，但是在对较长时间的时间间隔测量中，这种方法比较实现。 清华 大学 2020 届毕业设计说明书 第 11页 共 36页 图 游标 法 测量原理示意图 理论上游标法能够同时实现高分辨率和大量程测量 ， 但是由于设计 上的困难 ， 其分辨率往往只能在较短的时间内保持。 因此 ， 游标法通常结合插值法来测量 ， 与模拟内插法和时间幅度转换法类似 ， 先利用直接计数器进行粗测 ， 然后再采用游标法进行高分辨 率测量。 游标法优点在于能准确地测出少于一个延迟单元的时间，使得测量精度得以提高。 但随着测量精度的提高 ， 使用的器件数量将增多 ， 测量误差将增大。 测量精度主要依赖于延迟链的稳定度，测量范围有限。 延迟内插法 延迟时间内插技术，也称时钟移相法。 所谓移相是指对于两路同频信号 T，以其中一路为参考信号，另一路相对于该参考信号做超前或滞后的移动 形成相位差。 时钟移相有许多种方法，其中数字移相可采用延迟实现，用延迟时间的长短来决定两个时钟信号间的相位差。 在数字移相的具体电路中，如果延迟时间选择合适，采用多少级延迟，就可以有多少个同频时钟。 如果这些延迟单元的延迟相等，并且延迟总和等于时钟周期 T，那么测量分辨率就等于延迟单元的延迟 τ ，每个延迟单元输出信号与输入信号同频，在相位上延迟了 2πτ/T ，触发器为记录装置， Qi(0≤i≤N ) 为锁存输出，触发器输出为温度计 (thermometer)码。 图 ，结束信号为时基信号。 这种内插技术 转换率较高，适用于实时测量系统。 延迟时间内插技术是通过延迟单元，将一个时 钟周期内的时间间隔进一步量化 ， 这种延迟内插技术又为量化时延法。 清华 大学 2020 届毕业设计说明书 第 12页 共 36页 图 延迟内插技术示意图 延迟单元的延迟特性决定了内插测量的分辨率。 在延迟内插技术中 ， 由许多延迟相等的延迟单元级联在一起形成一个延迟链。 由于时间具有单向流逝的特点 ， 人们很难将逝去的时间间隔无失真地进行再现。 延迟内插技术就是通过延迟单元滞延了被测时间间隔的流逝过程，通过延迟链 中 位于不同空间位置的延迟 单 元来表征时间间隔的细微量 化。 从某种意义上讲，延迟内插技术是通过空 间来换取时间的一种技术手段。 目前 ， 延迟内插技术是提高测时分辨率的主要技术 ， 是如今国内外微电子和电子测量领域的研究热点 ， 研究方向主要有延迟单元的设计工艺 、 延迟单元延迟的非均匀性评估及非均匀性的补偿和误差修正等。 差分延迟内插法 差分延迟内插法将被测量时间间隔的开始信号和停止信号分别通过两路延迟链，其 中开始信号通过的延迟链中每个延迟单元的量化延迟时间应略大于停止信号通过的延 迟链中每个延迟单元的量化延迟时间。 由于这个原因，两路信号经过各自的量化延迟电 路过程中，在某一时刻会出现理论上的重合点 C。 根据发生重合时所经过的延迟级数可以计算出被测量的时间间隔。 差分延迟线结构是由两组延迟单元构成，其中一组延迟单元的延迟时间为 τ 1，另一组延迟单元的延迟时间为 τ 2，每一对延迟单元之间搭配一个触发器。 与基本延迟线结构相同，延迟单元是电平触发，而触发器是边沿触发。 采用这种差分延迟线结构，最终系统分辨率为： τ = τ1 –τ2 () 其 中 τ1 略大 于 τ 2。 采用差分延迟得到的输出结果， 与基本延迟线结构的结果相同， 是一个类似于温度计结构的输出，即一连串 1后加一连串 0，在 1和 0跳变时说明出现重合点。 清华 大学 2020 届毕业设计说明书 第 13页 共 36页 3 基于 FPGA 的时间内插法的研究 微电子技术的飞速发展 ， 给时间间隔测量带来了新的革命 ， 尤其是可编程逻辑设计技术的出现。 国内外学者利用可编程逻辑设计技术 ， 不断的改进测量方法 ， 使对时间间隔的测量朝着高速率高精度的方向发展。 基于延迟时间内插的时间间隔测量法在可编程 逻辑设计的基础上得到了很好的实现和应用 ， 近年来 ， 在可编程逻辑器件 (FPGA)单片上实现时间间隔测量已有大量成功的例子，同时 ，可编程逻辑器件 (FPGA)与 ASIC相比， 具有开发周期短，灵活性强的特点，因此通过编程 在 FPGA中实现高精度时间间隔测 量具有深远的意义 [11]。 可编程逻辑器件简述 随着微电子设计技术与工艺的迅猛发展 ， 创造了数字化时代 ， 数字集成电路不断的 自我更新，它由电子管、晶体管、中小 规 模集成电路、超大规模集成电路 (VLSIC)逐步发展到今天的有特定功能的专用集成电路 (ASIC)。 ASIC的出现降低了产品的生产成本，提高了系统的可靠性，缩小了设计的物理尺寸，推动了社会的数字化进程。 但是 ASIC因其设计周期长 ， 改版投资大 ， 灵活性差等缺陷制约着它的应用范围。 硬件工程师希望 有一种更灵活的设计方法 ， 这种灵活的方法可以根据需要 ， 在实验室就能设计 ， 可以随时更改大规模数字逻辑，随时研制自己的 ASIC并马上投入使用，这是提出可编程逻辑 器件的思想。 可编程逻辑器件随着微电子制造工艺的发展取得了很大的进步。 今天的可编程逻辑 器件已经发展为可以完成超大规模的复杂组合逻辑与时序逻辑的复杂可编程器 件 (CPLD)和现场可编程逻辑门阵列 (FPGA)。 新一代的 FPGA 甚至集成了中央处理器(CPU)或 (DSP)内核，在一片 FPGA上 进行软硬件协同设计，为实现片上可编程系统 (SOPC，System On Programmable Chip)提供了强大的硬件支持 [12]。 现场可编程门阵列 (FPGA)及复杂可编程逻辑器 件 (CPLD)的出现，让方便快捷的实 现时间间隔测量成为可能。 基于 TDC的高精度时间间隔测量方法，就是利用信号在介 质中传输稳定这一特点进行设计的。 这种方法在时频测控领域有着广泛的用途，可应用于激光定位系统、数字集成电路动态参数的检测装置等高精度测量。 基于 TDC的高精度时间间隔测量系统与其它时频测量系统相比具有电路结构简单、运 算量少、体积小等优点。 清华 大学 2020 届毕业设计说明书 第 14页 共 36页 FPGA 的发展 可编程逻辑器件是大规模集成电路技术发展的产物 ， 是一种半定制的集成电路 ， 结合计算机软件可以快速 、 方便地构建数字系统。 广义上讲。