基于fpga的dds仿真与设计报告(编辑修改稿)

基于fpga的dds仿真与设计报告(编辑修改稿)内容摘要：

）、 GAL（ Generic Array Logic，通用阵列逻辑）到 FPGA、 ispLSI（ in system programmable large scale integration，在系统可编程大规模集成电路）等高密度 PLD 的发展过程。 与中小规模通用型集成电路相比，用 PLD实现数字系统，有集成度高、速度快、功耗低、可靠性高等优点。 与 10 大规模专用集成电路相比，用 PLD 实现数字系统，有研制周期短、先期投资少、无风险、修改逻辑设计方便、小批量生产成本低等优势。 PLD 是电子设计领域中最具活力和发展前途的一项技术， PLD 能完成任何数字器件的功能。 FPGA 是 20 世纪 80 年代中期，美国 Altera 公司推出的一种现场可编程门阵列，其结构主要分为三部分：可编程逻辑单元、可编程输入输出单元和可编程连线部分。 FPGA 器件采用逻辑单元阵列结构和静态随机存取存储器工艺，设计灵活，集成度高，可利用 计算机辅助设计，绘出实现用户逻辑原理图、逻辑布尔方程或用硬件描述语言等方式设计输入；然后经一系列转换程序、自动布局布线、模拟仿真的过程；最后生成配置 FPGA 器件的数据文件，对 FPGA 器件初始化。 这样实现了满足用户要求的专用集成电路，真正达到了用户自行设计、自行研制和自行生产集成电路的目的。 由此设计的 DDS 电路简单 ,性能稳定 , 也基本能满足绝大多数通信系统的使用要求。 概括来说， FPGA 器件具有下列优点：高密度、高效率、系列化、标准化、小型化、多功能、低功耗、低成本、设计灵活方便，可缩短研制周期，可无限次反 复编程，并可现场模拟调试验证。 基于上述的优点，本设计采用 FPGA 芯片作为平台，这样可以把整个系统下载到一块芯片之中，实现了所谓的片上系统，从而大大缩小了体积，便于工程人员的管理和屏蔽外界干扰。 11 、硬件描述语言（ HDL） 硬件描述语言（ HDL）是相对于一般的计算机软件语言如 C、Pascal 而言的。 HDL 是用于设计硬件电子系统的计算机语言，它描述电子系统的逻辑功能，电路结构和连接方式。 HDL 具有与具体硬件电路无关和与设计平台无关的特性，并且具有良好的电路行为描述和系统描述的能力，并在语言易读性和层次化结构化设计方面，表现了强大的生命力和应用潜力。 用 HDL 进行电子系统设计的一个很大的优点是设计者可以专心致力于其功能的实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。 就 FPGA/CPLD 开发来说，比较常用和流行的 HDL 主要有VHDL， Verilog HDL， ABEL， AHDL， System Verilog 和 Systern C。 有专家认为，在新的世纪中， VHDL 与 Verilog HDL 语言将承担起大部分的数字系统设计任务。 、 VHDL 简介 VHDL 语言的英文全名是 Very High Speed Integrated Circuit Hardware Description Language，即超高速集成电路硬件描述语言，是一种全方位的硬件描述语言，具有极强的描述能力，能支持系统行为级、寄存器传输级和逻辑门级 三个不同层次的设计，因此在实际应用中越来越广泛。 HDL 发展的技术源头是：在 HDL 形成发展之前，已有了许多程序设计语言，如汇编、 C、 Pascal、 Fortran、 Prolog 等。 这些语言运行在不同硬件平台和不同的操作环境中，它们适合于描述过 12 程和算法，不适合作硬件描述。 CAD 的出现，使人们可以利用计算机进行建筑、服装等行业的辅助设计，电子辅助设计也同步发展起来。 在从 CAD 工具到 EDA 工具的进化过程中，电子设计工具的人机界面能力越来越高。 在利用 EDA 工具进行电子设计时，逻辑图、分立电子原件作为整个越来越复杂的电子 系统的设计已不适应。 、 VHDL 的主要特点 作为硬件描述语言的第一个国际标准， VHDL 具有很强的可移植性： 1】 具有丰富的模拟仿真语句和库函数，随时可对设计进行仿真模拟，因而能将设计中逻辑上的错误消灭在组装之前，在大系统的设计早期就能查验设计系统功能的可行性； 2】 设计层次较高，用于较复杂的计算时能尽早发现存在的问题，从而缩短设计周期； 3】 VHDL 的设计不依赖于特定的器件，方便了工艺的转换；支持大规模设计的分解和已有设计的再利用； 4】 对于用 VHDL 完成的一个确定的设计，可以利用 EDA 工具进行逻辑综合和优化，并 自动地把 VHDL 描述设计转变成门级网表； 、 VHDL 语言的优势 常用的硬件描述性语言有 VHDL、 Verilog 和 ABEL 语言。 VHDL语言起源于美国国防部的 VHSIC， VHDL 是一种高级描述语言，适 13 用于行为级和 RTL 级的描述相对与 Verilog 语言和 ABEL 语言这些较低一级的适合描述门级电路的描述性语言而言，其具有以下的优点： 设计方法灵活、支持广泛 VHDL 语言可以支持自顶至下（ Top— Down）和基于库（ Library— Based）的设计方法，而且还支持同步电路、异步电路、 FPGA 以及其他随机 电路的设计。 系统硬件描述能力强 VHDL 语言具有多层次描述系统硬件功能的能力，可以从系统的框图直到门级电路。 另外，高层次的行为描述可以与低层次的 RTL描述和结构描述混合使用。 VHDL 语言描述与工艺不发生关系 在用 VHDL 语言设计系统硬件时，没有嵌入工艺信息。 采用VHDL 语言的设计，当门级或门级以上层次的描述通过仿真检验以后，再用相应的工具将设计映射成不同的工艺（如 MOS、 CMOS 等）。 这样，在工艺变更时，只要改变相应的映射工具就行了。 VHDL 语言标准、规范，易于共享和复用 由于 VHDL 语言已 成为一种 IEEE 的工业标准，这样，设计成果便于复用和交流，反过来也更进一步推动 VHDL 语言的推广及完善。 基于上述的特点，可知 VHDL 语言可读性好，又能被计算机识别。 VHDL 语言中设计实体、程序包、设计库，为设计人员重复利用已有 的设 计提 供了 诸多 技术 手段。 可 重复 利用 他人的 IP 14 （ Intelligence Property）模块和软核（ Soft Core）也是 VHDL 的另一特色，许多设计不必每次都从头再来，只要在更高层次上把 IP 模块组合起来，就能达到事半功倍的效果。 因此本设计采用 VHDL 语言设计一个完善的 HDB3 码编、译码器。 、软件开发工具 Altera 公司开发的 MaxplusⅡ 和 Quartus Ⅱ都是曾经最优秀的PLD 开发平台之一，适合开发早期的中小规模 PLD/FPGA，使用者众多。 目前 Altera 已经停止开发 MaxplusⅡ，而转向 Quartus Ⅱ软件平台。 Xilinx 公司开发的 Foundation 和 ISE 是 Xilinx 公司上一代的 PLD开发软件，目前 Xilinx 公司已经停止开发 Foundation，转向 ISE 软件平台，现在的 ISE 是公司目前主体的 PLD/FPGA 开发软件。 Lattice 公司开发。