4路e1反向复用fpga设计方案(编辑修改稿)

4路e1反向复用fpga设计方案(编辑修改稿)内容摘要：

态 4。 ▲ 检测态 2： ◆ 目的：检测出连通的 E1信道之间的相对延时，确定可用 E1和超时 E1： ◆ 转换的条件： ① 接受模块：在检测态 1，记满 256ms 时，改写接受方向连通状态寄存器和发送方向偶帧 TS16 寄存器（以便发送 E1将接受信道的通断状态发送到对端）后即进入检测态 2，断开的接受 E1 进入检测态 4； ② 发送模块：一旦检测到接受方向偶帧 TS16寄存器中有发送 E1 的通断信息，则连通的发送 E1 同时进入检测态 2，同时发送 TEST2 码。 断开的发送 E1继续留在检测态 1。 ◆ 操作： ① 发送模块：连通的发送 E1 同时发送 TEST2 码； 当接受模块收到奇帧 TS16 传来的本地发送信道可用状态信息后，发送模块可用 E1 进入初始化状态，超时 E1 进入检测态 3。 ② 接受模块：接受模块连通 的 E1都检测 TEST2码，以第一个 E1收到 TEST2码的时刻开始计时 （连续收到15 个 TEST2 码的时刻作为计时的起始时刻） ，记满128ms 为止。 128ms内收到 TEST2码的 E1属于可用E1，未收到 TEST2码的 E1属于超时 E1），当然还要检测状态号。 记满 128ms 时，改写发送方向奇帧 TS16 寄存器（表示可用 E1 和不可用 E1）并从发送 E1 上传过去，使对端知道在它自己的发送 E1上哪些可用，哪些不可用。 然后可用 E1 进入初始化状态，超时 E1 进入检测态 3。 (对端发送模块知道可用 E1 后也进入初始化状态，超时 E1 进入 检测态 3)。 在初始化状态，配置接受信道状态寄存器（可用与不可用），同时等待奇帧 TS16 传来本地发送信道的可4 路 E1 反向复用 FPGA 设计方案 第 9 页 共 51 页 用状态，一旦检测到可用 E1，则发送模块可用 E1 进入初始化状态，超时 E1 进入检测态 3。 ▲ 检测态 3： ◆ 目的：将超时 E1独立出来，不再使用，除非其延时发生变化，则系统复位后重新检测，不超时则使用。 ◆ 转换条件： ① 发送模块：在检测态 2，根据接受 E1 奇帧 TS16 寄存器（表示发送 E1的可用状态）、接受 E1 偶帧 TS16 寄存器（表示发送 E1的通断状态）可以判断超时 E1； ② 接受模块：直接检测。 ◆ 操作： 发送 E1 进入检 测态 3，连续发送 TEST1 码， TS16 仍然传信令。 除非系统复位，永不停止； 接受 E1 进入检测态 3，接受到 TEST1 码，接受 TS16 信令。 除非系统复位，永不停止。 ▲ 初始化状态： ◆ 目的：配置可用 E1信道，确定系统传输带宽，完成建链； ◆ 转换条件： 接受模块： 记满 128ms 时，改写发送方向奇帧 TS16 寄存器（表示接受方向可用 E1 和不可用 E1）并从发送 E1 上传过去，使对端知道在它自己的发送 E1 上哪些可用，哪些不可用。 然后可用 E1进入初始化状态，超时 E1 进入检测态 3。 发送模块：当接受模块收到奇帧 TS16 传来的本地发 送信道可用状态信息后，发送模块可用 E1 进入初始化状态，超时 E1 进入检测态 3。 ◆ 操作： 发送模块：根据发送可用 E1配置发送信道状态寄存器，产生发送时钟。 接受模块：根据接受可用 E1配置接受信道状态寄存器，产生接受时钟。 ▲ 传输状态： ◆ 目的：根据建立的链路和带宽传输数据，发送方向和接受方向单独传输，但信令走相反的方向； ◆ 转换条件： 接受模块：等待对端发送模块发送奇帧 TS16 寄存器（每帧更新一次）中有可用 E1时，发送模块进入初始化状态，同时接受模块本身进入传输状态。 发送模块：初始化状态完成配置后，直接在下 一帧进入传输状态。 ◆ 操作： 接受模块： 进入传输状态后，搜索复帧同步和宏帧同步，宏帧同步建立后，输出接受数据有效指示 TX_READY ＝ 1（有效）。 根据可用 E1信道号，按顺序写接受 FIFO和读 FIFO。 复帧失步和宏帧失步都产生系统复位信号。 发送模块 ：进入传输状态后立即输出发送数据有效指示 RX_READY 4 路 E1 反向复用 FPGA 设计方案 第 10 页 共 51 页 ＝ 1（有效） ,然后对输入数据线采样，将采样数据按顺序写入可用 E1的 FIFO 中，在 FIFO 没有写满之前，发送空闲码 IDLE ＝ 03H。 FIFO写满后，从 FIFO中读取数据并组织复帧和宏帧发送。 发送 空闲码时只组织基本帧发送。 环回处理 ：为了简化，只进行 E1环回，其他环回功能暂不加入。 E1环回分为本地环回和远端环回： 本地 E1 环回 ：指发送方向所有 E1经过芯片内部直接环回到接受方向的所有 E1 上。 传输态时， LOS， AIS， LOF有效时不产生系统复位信号。 当发送模块 4路都进入传输态时，则进行短路和断路操作。 远端 E1 环回 ：指接受方向的可用 E1经过芯片内部时不作任何处理就从发送方向的可用 E1口输出。 当本地和远端收发模块都进入传输态时（共 4 个模块）才进行短路和断路操作。 E1 环回的作用 ：可以进行本地和远端 环回测试，检测 E1传输网是否正常和本地系统是否正常。 E1 环回的条件 ：只有检测到发送方向的可用 E1和接受方向的可用E1 的信道号完全一致时远端环回才有意义，本地环回不作要求。 输出环回有效指示信号为 E1LP_VALID,高电平有效，低电平无效。 若检测到远端为远端环回，则输出 REMOTE_E1LOOP=1，表示远端进行了环回。 拆链、重新建链和带宽自动调整 链路建链后，本地和远端系统都处于传输状态。 ① 当某一 E1 突然断了，则接受模块能检测到 LOS 或者 AIS；或者 ② 当原来断开的 E1突然连通了，这时接受模块能检测到 LOF＝ 0。 本地 E1 环回 远端 E1 环回 E1 的本地和远端环回 本 地 本 地 远 端 4 路 E1 反向复用 FPGA 设计方案 第 11 页 共 51 页 上述两种情况下，都产生系统复位信号，系统自动进入检测态 1；对端在传输态如果检测到对方处于检测态 1（通过接受到的奇帧 TS16可以知道），则产生系统复位信号（ 注意：如果在检测态 1 则不产生复位信号 ），从而也进入检测态 1。 这样，原来的链路自动拆除，本地和远端重新初始化，重新建链，达到带宽自动调整的目的。 也可以这样处理：当某一 E1 突然断了时，不使系统复位，而是通过奇帧 TS16 传输到对端，对端 收到后也拆除该路 E1。 但是，如果是原来断开的 E1突然连通了，则必须系统复位，因为要统一检测连通的 E1之间的相对延时是否超时。 信令定义 可用 E1： 连通且相对延时不超过 128ms。 发送和接受信道的可用 E1 相对独立，传输也相对独立，只有收发两个方向的可用 E1 信道号完全一致时环回才有意义。 信令描述 ： ◆ 在检测态，每一路单独检测。 发基本帧， TS16 传信令。 ◆ 发送方向 TS16信令：传本地接受 E1 的情况，如本地接受 E1 的通断和超时状态 （由本地接受模块检测）。 也传本地对远端的复位信令； ◆ 接受方向 TS16信令：表示本地发送 E1的情况，如本地发送 E1的通断和超时状态 （由对端接受模块检测）。 ◆ 奇帧或者偶帧 TS16 寄存器每 2 帧更新一次。 1） TS16信令的定义： 奇帧 TS16（所有状态）：传本路 E1 状态号（高 4 位）和 4 路 E1 的可用状态（低 4 位）： BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 比特 0 0 0 0 0 0 0 0 复位值 4 路 E1 反向复用 FPGA 设计方案 第 12 页 共 51 页 宏帧同步指示： 1：同步； 0：不同步 LOMEGEF 本路 E1 状态号： 000 为复位态 001 为检测态 1 010 为检测态 2 011 为检测态 3 100 为检测态 4 101 为初始化态 110 为传输态 3 路指示 1：可用 0：不可用 2 路指示 1：可用 0：不可用 1 路指示 1：可用 0：不可用 0 路指示 1：可用 0：不可用 意义 偶帧 TS16（非传输态）：传 4 路 E1 的共同信息，即通断状态和本端环回状态。 BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 比特 0 0 0 0 0 0 0 0 复位值 本端 E1LP_REMOTE 1：设置环回； 0：开路 3 路 通 断指示 1 为通 0 为断 2 路 通断指示 1 为通 0 为断 1 路 通断指示 1 为通 0 为断 0 路 通断指示 1 为通 0 为断 意义 偶帧 TS16（传输态）：传本路 E1 本 传输方向信息 BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 比特 0 0 0 0 0 0 0 0 复位值 复帧编号： 0～ 255 意义 2） 测试码 TEST1： 测试信道的通断状态，定义 TEST1 = 01H；在检测态 1，数据时隙发送 TEST1码，TS16 发送信令，其中 TS16 的 BIT6～ 4表示状态号；在传输态，如果收到信令 TS16 中的状态号为检测态 1，则表示对端复位后回到了检测态 1，所以此时应该产生系统复位信号，以便也回到复位状态，使本地和远端的状态同步； 3） 测试码 TEST2： 测试信道的可用状态：只对连通的 E1 进行测试，有可用、超时 2 种状态，定义 TEST2 = 02H； 4） 空闲码 IDLE： 在 IMT 模块中当发送 FIFO 还未写满之前发送的码，以便保证 PCM32 个时隙中有数据。 定义 IDLE ＝ 03H。 复帧和宏帧 复帧的收发与同步 1） 发送 复帧定位的方法：使用 TS0 的 Sa6 Sa7 Sa8 给奇帧编号， Sa6， Sa5 始终置 0。 4 路 E1 反向复用 FPGA 设计方案 第 13 页 共 51 页 偶帧 TS0 = 10011011。 奇帧 TS0＝ 11000***； *** 代表 Sa8 Sa7 Sa6 ＝ 1， 3， 5， 7， 9， 11， 13， 15。 2） 接受 接受部分包括基本帧同步，复帧同步，宏帧同步。 其中基本帧同步和复帧同步在E1 解帧和信令提起模块中完成，输出帧头 FP、复帧帧头 MFP 以及 PCM数据流到 IMR，宏帧同步在 IMR中完成。 同时输出帧丢失 LOS、复帧丢失 LOMF 信号到系统控制模块。 基本帧同步：搜索 10011011 的字节； 复帧同步：搜索 11000111 的字节，如果检测到 TS0 ＝ 11000111，则下一个基本帧的帧头即是复帧帧头。 宏帧的收发与同步 1）宏帧定义 256 个（ 4x64）复帧组成一个宏帧： megaframe，每路 E1 共 64 个复帧， 4 路复帧并行组成的方阵 4*64（ 4行 64列，共 256个复帧）形成宏帧，宏帧周期 128ms。 如图所示。 2）宏帧同步 4 路 E1 反向复用 FPGA 设计方案 第 14 页 共 51 页 发送时一个宏帧的 4路 E1数据同时发送，但接受时一个宏帧的 4路 E1数据流是先后到达的，当 4路 E1数据都到齐时 简称为宏帧同步。 3） 同步窗口： 4 路 E1 中接受到的复帧编号分别记为 n0,n1,n2,n3。 n0n1n2n3构成同步窗口，每隔一个复帧周期更新一次。 4）同步码： 将宏帧头即复帧编号 0、 3作为宏帧同步码。