自动选档数字电压表的设计_毕业设计(编辑修改稿)

自动选档数字电压表的设计_毕业设计(编辑修改稿)内容摘要：

图 STC89C52 引脚图 STC89C52 引脚图如图 ， 引脚说明如下： P0 口： P0 口是一 个 8 位漏极开路的双向 I/O 口。 作为输出口 ， 每位能驱动 8 个TTL 逻辑电平。 对 P0 端口写 “1” 时，引脚用作高阻抗输入。 当访问外部程序和数据存储器时， P0 口也被作为低 8位地址 /数据复用。 在这种模式下， P0不具有内部上拉电阻。 在 flash 编程时， P0 口也用来接收指令字节；在程序校验时，输出指令字节。 程序校验时，需要外部上拉电阻。 P1 口： P1口是一个具有内部上拉电阻的 8 位双向 I/O 口， p1 输出缓冲器能驱动4个 TTL 逻辑电平。 对 P1端口写 “1” 时，内部上拉电阻把端口拉高，此时可以作为输入口使用。 作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（ IIL）。 此外， 和 分别作定时器 /计数器 2的外部计数输入（ ）和定时器 /计数器 2 的触发输入（ ）。 在 flash 编程和校验时， P1口接收低 8 位地址字节。 引脚号第二功能： T2（定时器 /计数器 T2 的外部计数输入），时钟输出 T2EX（定时器 /计数器 T2的捕捉 /重载触发信 号和方向控制） 北京化工大学北方学院毕业设计（论文） 11 MOSI（ 在系统编程用） MISO（在系统编程用） SCK（在系统编程用） P2 口： P2 口是一个具有内部上拉电阻的 8 位双向 I/O 口， P2 输 出 缓冲器能驱动 4个 TTL逻辑电平。 对 P2 端口写 “1” 时，内部上拉电阻把端口拉高，此时可以作为输入口使用。 作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（ IIL）。 在访问外部程序存储器或用 16 位地址读取外部数据存储器（例如执行 MOVX @DPTR）时， P2口送出高八位地址。 在这种应用中， P2口使 用很强的内部上拉发送 1。 在使用 8位地址（如 MOVX @RI）访问外部数据存储器时， P2口输出 P2 锁存器的内容。 在 flash 编程和校验时 ， P2 口也接收高 8 位地址字节和一些控制信号。 P3 口： P3 口是一个具有内部上拉电阻的 8 位双向 I/O 口， p3 输出缓冲器能驱动 4个 TTL逻辑电平。 对 P3 端口写 “1” 时 ， 内部上拉电阻把端口拉高，此时可以作为输入口使用。 作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（ IIL）。 P3 口亦作为 AT89S52 特殊功能（第二功能）使用，如下表所示。 在 flash编 程和校验时， P3 口也接收一些控制信号。 端口引脚 第二功能： RXD(串行输入口 ) TXD(串行输出口 ) INTO(外中断 0) INT1(外中断 1) TO(定时 /计数器 0) T1(定时 /计数器 1) WR(外部数据存储器写选通 ) RD(外部数据存储器读选通 ) 此外， P3 口还接收一些用于 FLASH 闪存 编程和程序校验的控制信号。 RST：复位输入。 当振荡器工作时， RST 引脚出现两个机器周期以上高电平将是单片机复位。 ALE/PROG：当访问外部程序存储器或数据存储器时， ALE（地址锁存允许）输出脉冲用于锁存地址的低 8位字节。 一般情况下， ALE 仍以时钟振荡频率的 1/6 输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。 要注意的是：每当访问外部数据存储器时将跳过一 个 ALE 脉冲。 对 FLASH 存储器编程期间，该引脚还用于输北京化工大学北方学院毕业设计（论文） 12 入编程脉冲（ PROG）。 如有必要 ， 可通过对特殊功能寄存器（ SFR）区中的 8EH 单元的D0 位置位，可禁止 ALE 操作。 该位置位后，只有一条 MOVX 和 MOVC 指令才能将 ALE激活。 此外，该引脚会被微弱拉高，单 片机执行外部程序时，应设置 ALE 禁止位无效。 PSEN：程序储存允许（ PSEN）输出是外部程序存储器的读选通信号，当 AT89S52由外部程序存储器取指令（或数据）时，每个机器周期两次 PSEN 有效，即输出两个脉冲，在此期间，当访问外部数据存储器，将跳过两次 PSEN 信号。 EA/VPP： 外部访问允许 ， 欲使 CPU仅访问外部程序存储器（地址为 0000HFFFFH），EA 端必须保持低电平（接地）。 需注意的是：如果加密位 LB1 被编程，复位时内部会锁存 EA 端状态。 如 EA 端为高电平（接 Vcc 端）， CPU 则执行内部程序 存储器的指令。 FLASH 存储器编程时，该引脚加上 +12V 的编程允许电源 Vpp，当然这必须是该器件是使用 12V 编程电压 Vpp。 XTAL1：振荡器反相放大器和内部时钟发生电路的输入端。 XTAL2：振荡器反相放大器的输出端。 晶振电路 的设计 在单片机系统 正常工作 中 晶振发挥着不可 替代 的作用 ， 作为单片机运行的基础，它结合单片机内部电路产生单片机所需要的时钟频率， 这为 单片机 系统提供了基本的时钟信号， 而 单片机晶振提供的时钟频率越高，单片机的运行速度越快，单片机一切指令的执行都是 以 单片机晶振提供的时钟频 率 为基础。 图 晶振电路图 晶振电路图的设计采用内部方式时钟电路 方式 ，如图 ， 晶体振荡器的振荡信号从 XTAL2 端送入内部时钟电路， 它将该振荡信号二分频，产生一个两相时钟信号 P1和 P2 供单片机使用。 时钟信号的周期称为状态时间 S，它是振荡周期的 2 倍 ， P1 信号在每个状态的前半周期有效 ，在每个状态的后半周期 P2信号有效。 CPU 就是以两相时钟 P1 和 P2 为基本节拍协调单片机各部分有效 的进行工作。 Y1 C1 30pf C2 30pf XTAL1 XTAL2 北京化工大学北方学院毕业设计（论文） 13 复位电路 的设计 复位电路 在单片机系统中 用于产生复位信号， 主要是 通过 RST 引脚送入单片机，进行 复位操作。 它的 稳定 直接影响单片机系统工作的可靠性，因此，复位电路的设计和研究 非常重要。 单片机的复位 分为 加电复位和手动复位两种方式。 加电复位是指通过专用的复位电路产生复位信号。 它是系统原始 的 复位方式，发生在开机加电时，是系统自动完成的。 手动复位也是通过 设计 专用的复位电路 来 实现 复位。 在单片机系统中，手动复位是必须具有的功能，在调试或运行时，若遇到死机、死循环或程序“跑飞”等情况，手动复位是 处理 这种尴尬局面的常用方法。 在本设计中采用按键电平复位电路，如图 复位电路 图 复位电路 原理 图 P 1 01P 1 12P 1 23P 1 34P 1 45P 1 56P 1 67P 1 78P 3 2 /I N T 012P 3 3 /I N T 113P 3 4 /T 014P 3 5 /T 115X218X119R E S E T9P 3 0 /R X D10P 3 1 /T X D11GND20P S E N29A L E /P R O G30E A / V P P31P 3 6 /W R16P 3 7 /R D17P 2 021P 2 122P 2 223P 2 324P 2 425P 2 526P 2 627P 2 728P 0 732P 0 633P 0 534P 0 435P 0 336P 0 237P 0 138P 0 039VCC40U1 A T 8 9 S 5 2S5 KG+C E 1 10uf+ 5 VR1 10k+ 5 VP 1 0P 1 1P 1 2P 1 3P 1 4P 1 5P 1 6P 1 7P 3 2P 3 3P 3 4P 3 5T X DR X DSTC89C52 北京化工大学北方学院毕业设计（论文） 14 A/D转换电路 相关 TLC1549 是美国德州仪器公司生产的 10位模数转换器。 它采用 CMOS 工艺，具有内在的采样和保持，采用差分基准电压高阻输入 ，抗干扰性强，该 芯片 具有 两个数字输入端和一个 3态输出端，它们提供与微处理器串行端口的 3线接口。 本芯片 具备自动采样保持功能，采取差分基准电压高阻输入，可按比例量程校准转换范围， 可以 实现低误差的转换 ， 总不可调整误差 为 177。 1LSB Max（ ）。 (1)TLC1549 的 性能特点： 10 位分辨率Ａ／Ｄ转换器； 内在的采样和保持； 总不可 调整误差177。 1LSB MAX； 片内系统时钟； CMOS 工艺。 (2)TLC1549 的极限参数 ： 电源电压范围： 至 ； 输入电压范围： 至 Vcc+； 输出电压范围： 至 Vcc+； 正基准电压： Vcc+； 负基准电压： ； 峰值输入电流： 177。 20mA； 峰值总输入电流： 177。 30mA。 (3)TLC1549 引脚其功能： 图 TLC1549 引脚图 北京化工大学北方学院毕业设计（论文） 15 TLC1549 引脚图如图 ， 其中 CS位芯片选择段低电平有效 ； ANANLOG IN 为模 拟信号输入端， DATA OUT 为转换结果输出端，在时钟信号的作用下，前次转换结果以串行方式依次由该引脚送出； I/O CLOCK 为输入 /输出时钟； REF+为基准电压的高端值（通常为 Vcc）加至该引脚，最大输入电压范围由加至 REF+和 REF的电压差决定； REF为基准电压的低端值（通常为地）加至该引脚； Vcc 为正电源电压。 (4)工作原理 ： 当芯片选择（ CS）无效（高）时， I/O CLOCK 跟先前一样禁止以及 DATA OUT 为高阻抗状态。 当串行借口让 CS 有效（低）时，开始转换过程， I/O CLOCK 使能，并 使DATA OUT 端脱离高阻抗状态。 然后，串行接口向 I/O CLOCK 提供时钟序列，并从 DATA OUT 接收先前转换的结果。 I/O CLOCK 从主机串行接口上接收到一个 10 至 16 个时钟的序列。 前 10 个时钟为采样模拟输入提供控制时序。 图 TLC1549 工作时序图 在 CS的下降沿，前次转换的 MSB 出现在 DATA OUT 端。 10 位数据通过 DATA OUT 被发送到主机串行接口。 为了开始转换，最少需要 10 个时钟脉冲。 如果 I/O CLOCK 传送大于 10个时钟长度，那么在的 10 个时钟的下降沿，内部逻辑把 DATA OUT 拉至低电平以确保其余位的值为零。 在正常进行的转换周期内，规定时间内 CS 端高电平至低电平的跳变可终止该周期，器件返回初始状态（输出数据寄存器的内容保持为前次转换结果）。 由于可能破坏输出数据，所以在接近转换完成时要小心防止 CS 被拉至低电平。 时序图如图。 对于连续逐次逼近型的模数转换器 TLC1549。 CMOS 门限检测器通过检测一系列电容的充电电压 决定 A/D 转换后的数字量 的每一位，如图。 在转换过程的第一阶段，模拟输入量同时关闭 SC和 ST 进行充电采样，这一过程使所 有电容的充电电压北京化工大学北方学院毕业设计（论文） 16 之和达 到模数转换器的输入电压。 由 图 中可知， 转换过程的第二阶段打开所有 SC和 ST， CMOS 门限检测器通过识别每一只电容的电压确定每一位。 使其接近参考电 压。 在这个过程中， 10 只电容逐一检测，直到确定转 换的十位数字量。 其详细步骤为：门限检测器检测第一只电容（ weight=512）的电压．该电容的节点 512 连接到 REF+。 梯型网络中其他电容的等效节 点接到 REF。 如果总节点的电压大于门限检测器 的电压（大约 Vcc的一半 ） ，“ 0”被送至输出寄存器，此 时 512weight 的电容连接到 REF。 经反相后为 “ 1”，即为最高位 MSB 为 1：如果总节点的电压小于 门限检测器的电压（大约 Vcc的一半），“ 1”被送至输 出寄存器 此时 512weight 的电容连接到 REF+， 经反相后为“ 0”，存为最高位 MSB 为 0 对于 256weight 的电 容和 128weight 的电容也要通过连续逐次逼近型的重复操作，直到确定从高位 （ MSB）到低位（ LSB）所有数 字量，即为初始的模拟电压数字量。 整个转换过程调整 VRF和 VRF+以便从数字 0 至 1跳变的电压 为 ，满度跳变电压为 ，即 1LSB＝。 图 连续逐次逼近系统采 样模式图 北京化工大学北方学院毕业设计（论文） 17 (5）。