毕业设计论文简易计算器的pld实现(编辑修改稿)

毕业设计论文简易计算器的pld实现(编辑修改稿)内容摘要：

结构，正是这个结构决定了 GAL器件可重组态的功能。 GAL器件继承了 PAL可编程的特点，同时还具有自己独特的优点 :GAL器件采用高速电可擦除 CMOS工艺 制造，可最大程度地提供可测试功能以及生产工艺质量，它的随时可擦除性最适合样机的研制和错误的修改。 GAL器件的 CMOS低功耗使系统的温度低、高性能持久，并使得电路设计可以有较高的功能集成度，从而芯片数、印制板尺寸大大减小， GAL器件速度不低于除 ECL电路之外的任何工艺生产的器件速度， GAL器件的输出逻辑宏单元OLMC利于用户按需要对输出组态以实现所要求的功能和结构， GAL器件具有保密性。 其缺点是 :集成度不高 (含 200300个门 ),1/0管脚数少。 FPGA FPGA是门阵列技术和可编程逻辑 器件技术发展的结果，目前有 Xilinx, Altera, Actel、他们分别采用不同的体系结构、工艺技术和编程方法，其中 Xilinx公司的可编程逻辑单元阵列 LCA (Logic Cell Array)是目前 FPGA市场上的主流产品。 FPGA的结构类似于通常的门阵列结构，其中心部分是由可编程的逻辑单元块CLB(Configurable Logic Blocks)组成的矩阵区，芯片四周为可编程输入输出块 IOB (Input / Output Blocks)，在 CLB行列之 间以及 CLB和 LOB之间为可编程的互连资源 ICR (Interconnect Resource)。 PLD设计步骤 PLD就其 设计 方法而言，借助于高 级设计语 言，比中 小规 模的 逻辑电 路 设计要简单灵活得多。 设计 的 产 品 结 构 紧凑 、体 积 小、可靠性高，所以， PLD是研制新 产 品和改造 旧设xx 大学学士学位论文 4 备 的最佳 选择 器件。 设计构思 将 所要 设计 的 逻辑问题变换 成 设计 文木。 逻辑描 述可采用真值表。 逻辑 方程以及 状态图 等形式。 只要用其中的一种方式表示就可以了，不必全部列出，用哪种方式 简单 就用哪种。 所得到的 逻辑 函 数 不必化 简 ，留 给计 算 机去完成。 这 一步 的关键 就是要求正确地表示出 逻辑 函 数 的 输 出与 输 入的 逻辑关 系。 选择器件型号 根据 设计 文本的要求 选择 合适的器件型 号 ，主要注意器件 输 出端和 输 入端的 个数 以及输 出端的性 质 （ 组合输 出 还 是寄 存器输 出以及 输 出极性等 )是否 满 足要求。 列写源文件 将设计 文本按照所 应 用的 设计语 言的 语 句和格式 写 成源文件，上机 进 行化 简 ，仿真与测试。 在 这 里可以反复修改源文件，直到 满意为止。 必要 时还 可以更改器件型 号。 对器件编程 将计 算机生成的 编 程檔下 载到编 程器 对 器件 编 程。 在 这时所选择 的器件，是你最乏 设计器 件，除了与源文件所要求的型 号 相同外 ，还 要考 虑 到其它技 术条 件是否 满 足要求。 比如 转换 速度，功率 损 耗， 温 度以及 电气 特性等。 可以查 阅 器件手 册 ， 选择 所要求的不 同档次的器件。 以上 设计 步 骤 ，并不是不可改 变 的。 当设计 水平提高后，可以融 会贯 通。 在 设计 构思时 可以直接用 设计语 言的 语 句和格式， 写 成源文件。 将减 少好多重复性工作。 [1] MAX－ plusⅡ 软件相关介绍 传统的数字电路实验设计一般采用从局部到整体 的方式，由一些功能单一的器件加上一定的外围电路构成模块，再由这些模块进一步形成各种功能电路。 基本器件是各种标准芯片，如 74 系列 TTL) 1000/2020 系列 ((COM S)芯片，实验时只能根据需要从中选择最合适的，再按照事先设计好的电路搭成，不但实验成本高，灵活性也很小，复杂的电路设计就更困难了。 近年来，电子技术飞速发展，新的电子器件也层出不穷，数字电路中 PLD 可编程序逻辑部件 )是目前应用最灵活的器件，而 MAX + PLUSⅡ复阵列矩阵及可编程逻辑用户系统 )是专为开发这一系列器件的软件中最成熟，功能最全面，适用范围非常广泛的软件之一，是广大数字系统设计工程师得力的开发工具。 简易计算机的 PLD 实现 5 MAX + PLUSⅡ是美 国 Alte。 公司研制的一种 软件开发 系 统 ，它 为 用 户开发 、使用 该公司生 产 的 CPLD 器件提供一 个 基于 计 算机的 软件开发 与操作平台。 MAX + PLUSⅡ由 逻辑设计输 入、 设计处 理、 设计 校 验 、下 载编 程四大部分 组 成。 其主要功能与特 点为 : (1)设计输 入、 处 理、 编译 、校 验 、仿真、下 载 全部集成在 统 一的 开发环 境中，易 学易用。 (2)设计环 境与芯片或 结 构 无关，简 化了 开发 、 设计过 程。 (3)有丰富的模 块 化 设计 工具和器件 库。 (4)支持硬件描述 语 言 (AHDL, VHDL 等 )。 (5)提供 Megaco 系 统级 功能。 (6)具有 内 核 开 放功能 ， 允许 用 户 添加宏函 数。 用软件 MAX + PLUSⅡ设计电路的一般过程如 图 ： 图 MAX + PLUSⅡ设计电路的流程图 次化设计是指对于一个系统设计任务，将任务层层分解，在各个层次上分别设计的方法。 在 MAX + PLUSⅡ中，可利用层次化方法来实现数字系统自顶向下的设计。 一般在电路的具体实现时，先组建低层设计，再进行顶层设计。 使用 MAX + PLUSⅡ 进行设计一般包括设计输入、项目编译处理、分配 I,B 管脚、项目波形仿真、定时分析和程序下载六个阶段。 [2] 本文的目的 本 论 文主要 讨论 的是可 编 程 逻辑 器件的 设计 ，在 总结 了前人的工作的基 础 之上，本文工作主要有如下几 个 方面 : 第一，在查 阅 了大量有 关的 中英文文 献 并深刻理解有 关内 容的基 础 之上， 对 PLD设计有了一 个 全面深刻的 认识 ，能 够独 立完成 简单 的 数 字系 统设计 ， 对 于 EDA技 术 有了相 关的了解，以此 为后继的 工作打下了牢固的基 础。 第二，完成 课题 《 简 易 计 算器的 PLD 实现 》，完成 逻辑电 路的 设计 ， 详细 介 绍 各部分 单元电 路的作用，介 绍 整体 电 路的 设计。 第三，使用 MAX－ plusⅡ 软 件 实现电 路的仿真， 实现 相 关的 波形， 从 而可以验证 设计 的正确性与否。 xx 大学学士学位论文 6 2 分析与 设计 课题内容 简易计算器的 PLD实现 设计要求： 1．两个无符号的 8位二进制的相加。 2．两个无符号的 8位二进制的相减（被减的〉 =减的）。 3．两个无符号的 4位二进制的相乘。 总体设计 总体设计思路 对 于 计 算器的 实现 可以考虑分成如下三 个 主要部分： 入存储部分 该 部分用于存 储数 据以便于下一步的 运 行，考 虑 使用寄存器。 2． 计 算部分 设计 的核心部分。 两个数 字 之间 的 运 算 无论 是加、 减 、乘，目前 在数 字 计 算机中都是化做若干步加法 运 算 进 行的。 因此， 该 部分主要依靠使用加法器 实现 各 个 部分的 运 算。 至于具体如何 实现 ，下 一节会 做具体介 绍。 3． 输 出 显 示部分 输 出 显 示部 分 用发光二级管来实现指示二进制的高低电平 总体设计框图 设计总框图如图 所示 简易计算机的 PLD 实现 7 图 简易计算器设计总框图 单元电路设计 输入部分 输 入部分 的关键 即是寄存器的 选择。 8 位 无 符 号 的加、 减 法和 4 位 无 符 号 的乘、除法的 实现 需要寄存器。 寄存器是一种用于暂存数据和运算结果的一种时序电路，它是计算机系统或其它数字系统中除计数器之外使用最多的时序逻辑电路，其分为并入 /并出寄存器、串入 /串出、串入并出、并入串出等多种 寄存器，也有一些寄存器包含了上面的几种寄存器的功能。 寄存器是由若干个正沿 D 触发器构成的一次能存储多位二进制代码的时序逻辑电路。 它具有接收数据、存放数据或传送数据的功能。 这里采用 8 位移位 寄存器 74LS198和 4 位移位寄存器 74LS194。 因为此部分只需要寄存功能，故其产生移位作用的引脚不接或者直接接地即可。 这样 74LS198 和 74LS194 就只有寄存的功能了。 因为 74LS198 和74LS194 具有保持功能，当输入数据时，同时会给其脉冲，这样数据就进入了芯片。 当输入结束时，脉冲也同时消失，这样数据就保持在了芯片中，形成了寄存作用。 图 74194 引脚图 图 74198 引脚图 xx 大学学士学位论文 8 74LS194: 74LS194 引脚图 如 图 ， 它是具有左移、右移、清零、数据并入、并出、串入、串出等多种功能的 4 位 双向移位寄存器 ,A、 B、 C、 D 为并行输入端， QA、 QB、 QC、QD为并行输出端， SLSI 为左移串行输入端， SRSI 为右移串行输入端， 1S 、 0S 为操作模式控制端， CLRN 为直接无条件清零端， CLK 为时钟脉冲输入端， 1S 、 0S 和 CLRN 端的控制作 用如表 21。 表 21 74LS194 的控制端作用表 输 入 输 出 功能说明 CLR。