智力竞赛抢答器设计毕业设计(编辑修改稿)

智力竞赛抢答器设计毕业设计(编辑修改稿)内容摘要：

039。 B1=39。 139。 C1=39。 139。 D1=39。 139。 G=W1。 LOCK:=39。 039。 ELSIF (A=39。 039。 AND B=39。 139。 AND C=39。 039。 AND D=39。 039。 ) THEN A1=39。 139。 B1=39。 039。 C1=39。 139。 D1=39。 139。 G=W2。 LOCK:=39。 039。 ELSIF (A=39。 039。 AND B=39。 039。 AND C=39。 139。 AND D=39。 039。 ) THEN A1=39。 139。 B1 =39。 139。 C1=39。 039。 D1=39。 139。 G=W3。 LOCK:=39。 039。 ELSIF (A=39。 039。 AND B=39。 039。 AND C=39。 039。 AND D=39。 139。 ) THEN A1=39。 139。 B1 =39。 139。 C1=39。 139。 D1=39。 039。 G=W4。 LOCK:=39。 039。 图 41抢答鉴别模块 仿真图 QDJB 课程设计说明书 7 CLR 低电平有效，当其为高电平时，输出无效。 当其为低电平时， A， B，C， D 哪一个为高电平则输出哪个，对应的 LED 灯亮。 计时模块的设计与实现 在计时模块的设计中设置了固定和可调的两个时间 ， 可调时间通过预置键SET 来调节，计数时两个数码管 QA， QB 显示剩余时间，分别表示两位倒计时的个位和十位。 当抢答鉴别模块成功判别出最先按下抢答按钮的参赛组后，在成功鉴别出哪组最先抢答后，主持人按下计时信号，则进入计时状态。 计时模块开始工作从规定值开始以秒计时，计时至 0 秒时停止，此时 蜂鸣器发出报警信号，提醒答题已终止。 该系统输入信号有： 系统清零信号 CLR，计时预置控制端 LDN，计时使能端 EN，系统时钟信号 CLK，计时预置数据调整按钮 TA、 TB。 系统输出信号有：倒计时输出端 QA[3..0]、 QB[3..0]、蜂鸣器 BELL。 VHDL 部分 源程序如下： IF CLR=39。 139。 THEN TMPA:=1001。 TMPB:=1001。 SWYUZHI=0000。 GWYUZHI=0000。 DA=1001。 DB=1001。 ELSIF CLK39。 EVENT AND CLK=39。 139。 THEN IF LDN=39。 139。 THEN IF TA=39。 139。 THEN GWYUZHI=GWYUZHI+0001。 BELL=39。 039。 IF GWYUZHI=1010 THEN GWYUZHI=0000。 END IF。 END IF。 IF TB=39。 139。 THEN SWYUZHI=SWYUZHI+0001。 BELL=39。 039。 IF SWYUZHI=1010 THEN SWYUZHI=0000。 END IF。 END IF。 TMPA:=GWYUZHI。 TMPB:=SWYUZHI。 BELL=39。 039。 STAY:=39。 039。 ELSIF EN=39。 139。 AND STAY=39。 039。 THEN IF FLAG=39。 139。 THEN TMPA:=0000。 TMPB:=0000。 END IF。 IF TMPA=0000 THEN TMPA:=1001。 课程设计说明书 8 IF TMPB=0000 THEN STAY:=39。 139。 FINISH:=39。 139。 N=N+1。 IF SWYUZHI=0000 THEN TMPB:=1001。 BELL=39。 139。 ELSE TMPB:=SWYUZHI。 TMPA:=GWYUZHI。 BELL=39。 139。 END IF。 ELSE TMPB:=TMPB0001。 BELL=39。 039。 END IF。 ELSE TMPA:=TMPA0001。 BELL=39。 039。 END IF。 ELSIF STAY=39。 139。 AND FINISH=39。 139。 THEN N=N+1。 IF N=4 THEN BELL=39。 039。 N=0。 FINISH:=39。 039。 END IF。 ELSIF EN=39。 039。 THEN STAY:=39。 039。 END IF。 END IF。 QA=TMPA。 QB=TMPB。 图 42计时模块 仿真图 JSQ CLR 低电平有效，当 CLR 为高电平时，电路不工作。 当 CLR 为低电平时开始计时。 如没人抢答，时间到后发出提示音。 如有人抢答，答题时间到后，发出提示音。 输入： QA 个位， QB 十位，输出： TA 个位， TB 十位。 如仿真图所示，当计时复位信号 CLR=1 时，模块输出信号 QA=0000 ，QB=0000。 当预置数控制信号 LDN=1 可通过 TA 来调整 QA， TA 来一次高电平，则 QA 的数值就加 1；用 TB 来调整 QB，通过这两个调整信号可调整参赛者答课程设计说明书 9 题所需要的时间。 在 CLR=0， LDN=0,EN=1 时，通 过时钟信号 CLK 的上升沿来进行到计时。 通过分析，仿真完全符合预期所要达到的结果。 报警模块的设计与实现 报警器的设计主要是来提醒观众倒计时的开始和结束，哪位选手进行了抢答，在这几种情况下蜂鸣器会发出 23 秒的鸣叫，便于更好的判别比赛的情况。 此模块和抢答鉴别模块、计时模块、蜂鸣器相连，用以实现其功能。 该系统输入信号有系统时钟信号 CLK，组别输入信号 CHOS，输出信号SPEAK，用以连接蜂鸣器来进行报警。 如仿真图所示，当 CHOS=0001 即 A 组抢答时，蜂鸣器 SPEAK=1 进行 23秒的鸣叫，通过分析 ，仿真完全符合预期所要达到的结果。 VHDL 部分源程序如下： IF CHOS=0000 THEN N=0。 SAVE=39。 039。 ELSIF CLK39。 EVENT AND CLK=39。 139。 THEN IF N5 THEN CASE CHOS IS WHEN 1000 = SAVE=39。 139。 N=N+1。 WHEN 0100 = SAVE=39。 139。 N=N+1。 WHEN 0010 = SAVE=39。 139。 N=N+1。 WHEN 0001 = SAVE=39。 139。 N=N+1。 WHEN OTHERS = NULL。 END CASE。 ELSE SAVE=39。 039。 END IF。 END IF。 SPEAK=SAVE。