带有语音播报的多路数字显示竞争电路设计_毕业设计说明书(编辑修改稿)

带有语音播报的多路数字显示竞争电路设计_毕业设计说明书(编辑修改稿)内容摘要：

的输入端 D D D D4 连接。 74LS48 输入信号为 BCD 码，输出端为OA、 OB、 OC、 OD、 OE、 OF、 OG 共 7 线，另有 3 条控制线 LT 、 RBI 、 RBO/BI。 在 BI 端接高电平的条件下，当 LT =0 时，无论输入端 A、 B、 C、 D 为何值， OA～ OG输出全为高电平，使 7 段显示器件显示 “8”字型，此功能 用于测试器件。 RBI 端为灭零输入端。 在 LT =1， 1BI 条件下，当输入 A、 B、 C、 D=0000 时，输出 OA～ OG 全为低电平，可使共阴 LED 显示器熄灭。 但当输入 A、 B、 C、 D 不全为零时，仍能正常译码输出，使显示器正常显示。 BI 端为消隐输入端。 该输入端具有最高级别的控制权，当该端为低电平时，不管其他输入端为何值，输出端 OA～ OG 均为低电平，这可使共阴显示器熄灭。 另外，该端还有第二功能 ——灭零信号输出端，记为 RBO。 当该位输入的 A、 B、 C、 D=0000 且 0RBI 时，此时 RBO 输出低电平；若该位输入的 A、 B、 C、D 不等于零，则 RBO 输出高电平。 若 将 RBO 与 RBI 配合使用，很容易实现多位数码显示时的灭零控制。 例如对整数部分，将最高位的 RBI 接地，这样当最高位为零时 “灭零 ”，同时该位 RBO 输出低电平，使下一位的 RBI 为低电平，故也具有 “灭零 ”功能；而对于 黄河科技学院毕业设计说明书 第 7 页 小数部分 ， 应将最低位的 RBI 接地，个位的 RBI 端悬空或接高电平，低位的 RBO 接至高位的 RBI [5]。 74LS48 可直接驱动共阴极 LED 数码管而不需外接限流电阻。 此处要是保持数码管不黑屏就将 BI/RB0， RBI 置 1 就可以了， LT 是检查数码管的好坏的，如果不需要的话直接接高电平。 其他端口按照 OA、 OB、 OC、 OD、 OE、 OF、 OG 的对应关系 连接好以保证显示正确，确保接地成功。 计时电路 定时电路主要实现抢答倒计时，同时通过输出接口与时序控制电路相接，实现时序控制，当无人抢答且时间到时，报警。 计时电路主要由集成计数器 74LS192，秒脉冲电路和显示电路组成。 由主持人对定时时间电路进行控制，闭合电键对计时器进行清零复位，打开电键开始倒计时。 计数器的时钟脉冲由秒脉冲电路提供。 该部分主要由 555 定时器秒脉冲产生电路、十进制减法计数器 74LS192 和 1 个 7 段数码管及相关电路组成。 7LS192 实现减法计数，显示到数码管上，其时钟信号由时钟产生 电路提供。 74LS192 的预置数控端实现预置数，当有人抢答时，停止计数并显示此时的倒计时时间； 如果没有人抢答，且倒计时时间到， BO2 输 出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。 以下对计数部分和脉冲部分进行分析。 集成十进制同步可逆计数器 74LS192 是一个具有双时钟的、异步清零、异步置数同步十进制计数器。 74LS192 功能分析如下。 异步清零 当 CR=1 时，计数器立即清零，与 CP 脉冲无关。 异步置数功能 LOAD 为异步置数控制端，低电平有效。 当 CLR=0、 LOAD =0 时， 计数器置数，D D D D0 被置数，不受 CP 脉冲的控制。 保持功能 黄河科技学院毕业设计说明书 第 8 页 当 CR=0， LOAD =0 时， CPd 和 CPu 接固定电平，计数器处于保持状态。 两种计数模式 当 CR=0， LOAD =1 时， CPu 为 加计数 端 ，当 计数脉冲 CP 由 CPu 端输入， CPd接固定电平，为十进制加法计数器。 CPd 为 减数计数端， 当计数脉冲 CP 由 CPd 端输入， CPu 接固定电平，为十进制减法计数器。 当开关 J5 断开时 CLR=O、 LOAD =0 此时计数器处于置数状态，裁判员可以根据题目的难易程度通过修改 74LS192四个输入来调整计时的时间并在计时数码管上显示设定 的时间。 当 J5 闭合计时器开始倒计时，要是在计时没有完成前有选手按下了抢答器的按键 ， 抢答器被锁定的同时主控电路也会把倒计时电路锁定。 锁定的原理就是把脉冲信号锁定从而使计时电路处于保持状态显示抢答时的时间。 如果计时结束仍然没有选手抢答， 74LS192 四个输出端输出的信号分别经过非门后再经过一个与非门74LS20， 74LS20 的输出信号同时把 74LS192 和 74LS175 的 CP 脉冲信号锁定使计时器显示为 0 不变使抢答电路被锁定抢答无效。 用 555 集成电路组成多谐振荡电路为计时系统提供脉冲。 由 555 定时器和外接元件 R R C 构成多谐振荡器，脚 2 与脚 6 直接相连。 555构成多谐振荡器 如图 所示。 图 555 构成多谐振荡器 电路没有稳态，仅存在两个暂稳态，电路亦不需要外接触发信号，利用电源通过 黄河科技学院毕业设计说明书 第 9 页 R R2向 C 充电，以及 C 通过 R2向放电端 放电，使电路产生振荡。 电容 C 在和 之间充电和放电，从而在输出端得到一系列的矩形波。 图 为多谐振荡器的波形图。 图 多谐振荡器波形图 报警电路 此电路主要完成抢答开始、抢答选手的报警提示和控制时间结束的报警提示。 声音报警电路 声音报警电路采用单稳触发器驱动蜂鸣器来实现。 单稳态触发器的工作特点是：只有一个稳定状态，即无信号触发时，电路处于稳定状态；在抢答过程中，在规定的时间内无人抢答时， 74LS20 的四个输入端为高电平，输出端为低电平 ，电路报警提醒主持人，此后的抢答按键无效 [7]。 声音报警电路 如图 所示。 图 声音报警电路 黄河科技学院毕业设计说明书 第 10 页 光报警电路 光报警电路采用发光二极管电路，原理图如图 所示。 当开关闭合时对应的二极管就会发光。 当计时器显示到 0 还没有选手抢答的话 74LS20 的四个输入端为高电平，输出端为低电平，显示器则显 0 的同时红色发光二极管就会发光提醒选手和裁判时间已经到了。 图 光报警电路 黄河科技学院毕业设计说明书 第 11 页 3 总体电路设计 本多路竞争电路设计包括抢答电路、显示 电路、计时电路以及报警电路。 接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置于“开始”状态，宣布“开始”抢答器工作。 定时器倒计时。 选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。 当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。 如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。 抢答器的总体原理框如图 所示。 抢 答 按 钮 优 先 编 码 电 路 锁 存 器 译 码 电 路 译 码 显 示控 制 电 路主 持 人 控 制 开关报 警 电 路脉 冲 产 生 电 路 定 时 电 路 译 码 电 路 显 示 电 路 主 体 电 路扩 展 电 路 图 抢答器总体框图 抢答器原 理图如图 所示。 黄河科技学院毕业设计说明书 第 12 页 图 抢答器原理图 黄河科技学院毕业设计说明书 第 13 页 4 主要芯片介绍 74LS175 寄存器 74LS175 芯片为锁存器锁存电路，本设计中的锁存功能是通过 74lLS175N实现的。 由 D 触发器组成的 4 位数码寄存器 74LS175CP 为时钟脉冲端， CR 为清零端。 74LS175的功能 表 如表 所示。 表 74LS175 功能表 输入 输出 RD CP 1D 2D 3D 4D 1Q 2Q 3Q 4Q L X X X X X L L L L H ↑ 1D 2D 3D 4D 1D 2D 3D 4D H H X X X X 保持 H X X X X X 保持 一个 74LS175N 芯片中包含有四个 D 触发器， D 触发器具有锁存功能。 要实现对从四个 74LS160 出来的 16 个二进制数的锁存，需要 4 个 74LS175N 芯片。 利用单稳态的输出脉冲来控制 4 个 74LS175N 芯片。 将单稳态的输出取反后，作为 74LS175N的触发脉冲。 每一个 D 触发器可以实现一位锁存，也就是说，对四输出的 74LS160，每一个芯片都需要一个 74LS175N 来实现四位锁存 [12]。 锁存器连接图 如图 所示。 黄河科技学院毕业设计说明书 第 14 页 图 锁存器连接图 74LS192 计数器 74LS192 是双时钟方式的十进制可逆计数器。 (bcd， 二进制 )。 CPU为加计数时钟输入端， CPD 为减计数时钟输入端。 LD 为预置输入控制端，异步预置。 CR 为复位输入端，高电平有效，异步清除。 CO 为进位输出： 1001 状态后负脉冲输出， BO 为借位输出： 0000 状态后负脉冲输出。 74lLS192 功能表 如图 所示。 表 74LS192 真值表 输入 输出 MR 一 PL CPu CPd P3 P2 P1 P0 Q3 Q2 Q1 Q0 黄河科技学院毕业设计说明书 第 15 页 1 X X X X X X X 0 0 0 0 0 0 x x d c b a d c b a 0 1 ↑ 1 X X X X 加计数 0 1 1 ↑ X X X X 减计数 555 定时器 555 电路的内部电路方框图如图 所示。 它含有两个电压比较器，一个基本。