基于逻辑数字电路的抢答器设计_本科毕业论文(编辑修改稿)

基于逻辑数字电路的抢答器设计_本科毕业论文(编辑修改稿)内容摘要：

主持人按 抢答开始 键，会有提示音，并立刻进入抢答倒计时（预设 15s抢答时间），如有选手抢答，会有提示音，并会显示其号数并 立刻进入回答倒计时（预设 10s 抢答时间），不进行抢答查询，所以只有第一个按抢答的选手有效。 倒数时间到小于 5s 会每秒响一下提示音。 如倒计时期间，主持人想停止倒计时可以随时按 停止 按键，系统会自动进入准备 状态 ， 等待主持人按 抢答开始 进入下次抢答计时。 如果主持人未按 抢答开始 键，而有人按了抢答按键，犯规抢答， LED上不断闪烁 FF 和犯规号数并响个不停，直到按下 停止 键为止。 总而言之，本课题利用简单逻辑数字电路设计了抢答器，该抢答器增加了新功能、提高了系统的可靠性、简化了电路结构、节约了成本， 是一个实用的工程设计。 3 抢答器的电路设计 如图 41所示为总体方框图。 接通电源后， 后台工作人员将检测开关 S置“检测” 状态 ，数码管在正常清除下，显示“ ”；当后台工作人员将检测开关 S置“抢答”状态，主持按系统清除按键 ，抢答器处于禁止状态，编号显示器灭灯；主持人松开 ，宣布 “ 开始 ”， 抢答器工作。 选手 按动抢答按键 ，抢答器完成：优先判断、编号锁存、编号显示。 当一轮抢答之后 ， 优先抢答选手的编号一直保持到 主持人 将系统清除为止。 如果再次抢答必须由 主持人 再次 按动系统清除按键。 基于逻辑数字电路的抢答器设计 8 图 31 总体方框图 优先判断与编号锁存电路 优先判断与编号锁存电路如图 32 所示。 电路选用优先编码器 74LS148 和锁存器 74LS279 来完成。 该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号；二是禁止其他选手按键，其按键操作无效。 工作过程： 系统清除按键按动 时， 74LS279 的四个 RS 触发器的置 0 端均为 0，使四个触发器均被置 0。 1Q 为 0，使 74LS148 的使能端 EN =0， 74LS148 处于允许编码状态，同时 1Q 为 0，使 74LS48 的灭灯输入端 BI =0，数码管无显示。 这时抢答器处于准备抢答状态。 当 系统清除 按键松开时， 抢答器处于等待状态。 当有选手将按键开关按下时，抢答器将接受并显示抢答结果，假设按下的是 S4，则 74LS148 的编码输出为 011，此代码送入 74LS279 锁存后，使 4Q3Q2Q=100， 亦即 74LS148 的输入为 0100；又 74LS148 的优先编码标志输出 GS 为 0，使1Q=1，即 BI =1， 74LS48 处于译码状态，译码的结果显示为“ 4”。 同时 1Q=1，使 74LS148 的 EN =1， 74LS148 处于禁止状态，从而封锁了其他按键的输入。 此外，当优先抢答者的按键松开再按下时，由于仍为 1Q=1，使 EN =1， 74LS148仍处于禁止状态，确保不会接受二次按键时的输入信号，保证了抢答者的优先性。 （ 74LS148 为 8 线－ 3 线优先编码器，表 31 为其 真值表，图 33 为逻辑图； 74LS279 为四个 /R－ /S 锁存器，表 32 为其真值表，图 34 为逻辑图。 ） 基于逻辑数字电路的抢答器设计 9 H P R I / B C D100 /Z 1 0111 /Z 1 1122 /Z 1 2133 /Z 1 314 /Z 1 425 /Z 1 536 /Z 1 647 /Z 1 75V 1 8E N a11011121314151617151814a91a72a64aR 总L E DRLR E S 21R11Q41 S 121 S 232R52Q72S63R103Q93 S 1113 S 2124R144Q134S15G N DV C C抢答按键系统清除按键1Q2Q3Q4QS0S1S2S3S4S5S6S7 图 32 优先判断与编号锁存电路 Inputs Outputs EI 0 1 2 3 4 5 6 7 A2 A1 A0 GS EO H X X X X X X X X H H H H H L H H H H H H H H H H H H L L X X X X X X X L L L L L H L X X X X X X L H L L H L H L X X X X X L H H L H L L H L X X X X L H H H L H H L H L X X X L H H H H H L L L H L X X L H H H H H H L H L H L X L H H H H H H H H L L H L L H H H H H H H H H L L H 表 31 74LS148真值表 图 33 74LS148 逻辑图 基于逻辑数字电路的抢答器设计 10 Inputs Outputs S R Q H Ｈ Ｑ ０ Ｌ Ｈ H Ｈ Ｌ L Ｌ Ｌ Not sure 表 32 74LS279 真值表 图 34 74LS279 逻辑图 4 抢答器的单元电路设计 简易逻辑数字抢答器由主体电路与扩展电路组成。 优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。 通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。 现简单介绍 抢答器设计中的优先编码电路、定时电路、报警电路、时序控制电路、七段显示数码器及译码管电路。 参考电路如图 41 所示。 该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。 基于逻辑数字电路的抢答器设计 11 工作过程： 开关 S 置于 “清除 ”端时， RS 触发器的 R 端均为０， 4 个触发器输出置０，使 74LS148 的 ST ＝０，使之处于工作状态。 当开关 S 置于 “开始 ”时，抢答器处于等待工作状态，当有选手将键按下时（如按下 S5）， 74LS148 的输出,010012 YYY ,0EXY 经 RS 锁存后， 1Q=1， BI =1， 74LS48 处于工作状态，4Q3Q2Q=101，经译码显示为 “5”。 此外， 1Q＝１，使 74LS148ST ＝１，处于禁止状态，封锁其他按键的输入。 当按键松开即按下时， 74LS148 的。