基于单片机的4位抢答器设计论文(编辑修改稿)

基于单片机的4位抢答器设计论文(编辑修改稿)内容摘要：

14 附录 1 源程序代码 15 附录 2 元件清单 17 附录 3 仿真图 18 附录 4 实物照片展示 19 通信 班， 基于单片机的抢答器设计 IV 致谢 20 通信 班， 基于单片机的抢答器设计 1 第 1章 绪论 单片机抢答器的背景 二十世纪跨越了三个“电”的时代，即电气时代、电子时代和现已进入的电脑时代。 不过，这种电脑，通常是指个人计算机，简称 PC 机。 它由主机、键盘、显示器等组成。 还有一类计算机，大多数人却不怎么熟悉。 这种计算机就是把智能赋予各种机械的单片机（亦称微控制器）。 顾名思义，这种计 算机的最小系统只用了一片集成电路，即可进行简单运算和控制。 因为它体积小，通常都藏在被控机械的“肚子”里。 它在整个装置中，起着有如人类头脑的作用，它出了毛病，整个装置就瘫痪了。 现在，这种单片机的使用领域已十分广泛，如智能仪表、实时工控、通讯设备、导航系统、家用电器等。 各种产品一旦用上了单片机，就能起到使产品升级换代的功效，常在产品名称前冠以形容词 “智能型”。 在知识竞赛中，往往会用到抢答器。 故此我们就选择利用单片机编程来设计抢答器，即使两组的抢答时间相差几微秒，也能轻松的分辨出哪一组（或哪个选手）先抢答到 题。 单片机抢答器的意义 本系统采用单片机作为整个控制核心。 控制系统的四个模块为：显示模块、存储模块、语音模块、抢答开关模块。 该系统通过开关电路四个按键输入抢答信号，利用一个数码管来完成显示功能，用按键来让选手进行抢答，在数码管上显示哪一组先答题的，从而实现整个抢答过程。 本文主要介绍了单片机抢答器设计及工作原理，以及它的实际用途。 系统工作原理本系统采用 STC89C52 单片机作为核心。 控制系统四个模块分别为：存储模块、显示模块、语音模块、抢答开关模块。 该抢答器系统通过开关电路四个按键输入抢答信号， 利用一个数码管来完成显示功能。 工作时，用按键通过开关电路输入各路的抢答信号，经单片机的处理， 输出控制信号，单片机控制的智能抢答器设计。 抢答器的应用 随着我国经济和文化事业的发展，在很多公开竞争场合要求有公正的竞争裁决，诸如证券、股票交易及各种智力竞赛等 ,因此出现了抢答器。 抢答器一般是由很多电路组成的，线路复杂，可靠性不高，功能也比较简单，特别是当抢答路数很多时，实现起来就更为困难。 因此我们设计了以单片机为核心的新型智能的抢答器，在保留原始抢答器的基本功能的同时又增加了数码管显示电路实现了其它功 能。 抢答器又称为第一信号鉴别器，其主要应用于各种知识竞赛、文艺活动等场合。 通信 班， 基于单片机的抢答器设计 2 第 2 章 系统 硬件部分的设计 设计要求 （ 1）总共 6 个按键，两个供主持人用于“开始抢答”和“复位”操作，四个供四个选手用作“抢答”操作。 （ 2）用 1 个发光二极管用作开始抢答的指示灯，用 4 个发光二极管分别显示 4 个选手的抢答状态。 （ 3）开始抢答后，哪个选手抢答键最先按下，抢答指示灯点亮，蜂鸣器报警，数码管显示选手号码，表示该选手抢答成功，此时其他选手再按键为无效。 （ 4）开始抢答前，若有选手按下抢答键，则其对应的指示灯变为 闪烁，蜂鸣器报警，数码管显示选手号码，表示该选手犯规，此时所有选手按键都将无效。 （ 5）出现犯规后，主持人可以利用“复位键”重新开始。 总体设计 方案 方案：依据课题要求，基于 STC89C52 单片机制作的抢答器，其最大的好处就是处理准确性高、可靠性好、控制功能强。 采用 STC89C52 单片机作为控制中心，系统可以完成运算控制、信号的控制以及显示的功能。 选手通过按键开光作为输入信号完成输入信号的触发，主持人根据选手的输入信号准确的判断最先按下的选手且屏蔽其他的抢答信号，让选手作答。 使用外部中断方 式来实现开始抢答，运用按键复位来实现系统的复位，其系统原理框图如下： 图 21 系统原理框图 通信 班， 基于单片机的抢答器设计 3 单元 模块设计 单片机简介 STC89C51 单片机是采用高性能的静态 80C52 设计由先进 CMOS 工艺制造并带有非易失性 Flash 程序存储器，全部支持 12 时钟和 6 时钟操作。 P89C51X2 和P89C52X2/54X2/58X2 分别包含 128 字节和 256 字节 RAM 32 条 I/O 口线 3 个 16 位定时 /计数器 6 输入 4 优先级嵌套中断结构 1 个串行 I/O 口可用于多机通信 I/O 扩展或全双工 UART 以及片内振荡器和时钟电路。 图 22 STC89C52 单片机引脚图 各引脚功能介绍如下： ● VCC：供电电压 ● GND：接地 ● P0口： P0口为一个 8位漏级开路双向 I/O口，每个管脚可吸收 8TTL门电流。 当 P1口的管脚写“ 1”时，被定义为高阻输入。 P0能够用于外部程序数据存储器，它可以被定义为数据 /地址的第八位。 在 FLASH编程时， P0口作为原码 输入口，当 FLASH进行校验时， P0输出原码，此时 P0外部电位必须被拉高。 ● P1口： P1口是一个内部提供上拉电阻的 8位双向 I/O口， P1口缓冲器能接收输出通信 班， 基于单片机的抢答器设计 4 4TTL门电流。 P1口管脚写入“ 1”后，电位被内部上拉为高，可用作输入， P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。 在 FLASH编程和校验时， P1口作为第八位地址接收。 ● P2口： P2口为一个内部上拉电阻的 8位双向 I/O口， P2口缓冲器可接收，输出 4个TTL门电流，当 P2口被写“ 1”时，其管脚电位被内部上拉电阻拉高，且作为输入。 作为输 入时， P2口的管脚电位被外部拉低，将输出电流，这是由于内部上拉的缘故。 P2口当用于外部程序存储器或 16位地址外部数据存储器进行存取时， P2口输出地址的高八位。 在给出地址“ 1”时，它利用内部上拉的优势，当对外部八位地址数据存储器进行读写时， P2口输出其特殊功能寄存器的内容。 P2口在 FLASH编程和校验时接收高八位地址信号和控制信号。 ● P3口： P3口管脚是 8个带内部上拉电阻的双向 I/O口，可接收输出 4个 TTL门电流。 当 P3口写入“ 1”后，它们被内部上拉为高电平，并用作输入。 作为输入时，由于外部下拉为低电平， P3口将输出电流 (ILL)，也是由于上拉的缘故。 P3口也可作。