基于pll芯片的fsk调制解调模块电路设计毕业设计(编辑修改稿)

基于pll芯片的fsk调制解调模块电路设计毕业设计(编辑修改稿)内容摘要：

  dttUKdttt f )()()( 022  （ 27） 因此， VCO 的传输函数 )(/)(/ f20 sUssK  （ 28） 对与相位信号来说 VCO 可以简单地视为一个积分器，那么我们可以得出锁定状态的数学模型如图 23 所示。 图 23 锁定状态锁相环的数学模型 未锁定状态下的锁相环性能 线性锁相环的线性模型只在锁相环处于锁定状态时有效。 如果锁相环失锁，它的数学模型会变得非常复杂，表现为非线性。 想要使锁相环系统保持相位跟踪，必须满足以下三个条件： （ 1）参考信号的角频率必须在同步范围内。 （ 2）锁相环参考输入端施加的频率阶跃的最大值必须小于拉出范围。 （ 3）参考信号的频率变化速率必须小于 2n。 无论什么时候，只要不满足上述三个条件之一，锁相环就会失锁。 在锁相环中有四个关键的参数可以规范锁相环工作的频率范围： （ 1）同步范围。 这是锁相环能够静态的保持相位跟踪的频率范围。 只有在这个范围内，锁相环才能有条件的保持稳定。 （ 2）拉出范围。 这是锁相环稳定工作的动态界限。 如果在这个范围内跟踪丢失，一般情况下锁相环还能再次锁定，但如果是捕捉过程，这个过程会比较慢。 （ 3）捕捉范围。 在此范围内锁相环总能回到锁定状态，但过程会更加缓慢。 （ 4）锁定范围。 在这个范围内，锁相环可以在参考频率和输出频率之间的一个单排音内锁定。 通常情况下，锁相环的工作频率范围限制在锁定范围。 毕业设计（论文） 7 除此之外，还定义了一些锁相环达到锁定所需的时间的相关参数： （ 1）锁定时间。 这是捕获过程为一个锁定过程是锁相环达到锁定需要的时间。 （ 2）捕捉时间。 这是当捕获过程为一个捕捉过程是锁相环达到锁定需要的时间。 频移键控 FSK FSK（频移键控）是常用于调制解调器的一种调制方法 FSK 信号可以在基带传输，也可以用于调制载波。 已调信号的时域表达式为   n nn nF S K tnTtgatnTtgate 212 c o s)(c o s)()(  （ 29） 式中， )(tg 为单极性不归 0 的矩形脉冲信号， na 为 na 的反码，若只考虑在一个码元的持续时间内，则  ”“ ”“ 2,c os 1,c os)(212 tA tAte FS K  （ 210） 输入序列为 100101 时，已调 2FSK 的输出波形如图所示，图 24 中 1f 代表 1， 2f 代表 0。 图 24 2FSK 输出波形 对于矩形脉冲序列频移键控调制器可以采用模拟信号调频电路实现，也可以采用键控法，即用输入二进制序列去控制两个独立的载波发生器，序列中的 1 码控制输出载波频率 1f ,0 码控制 输出载波频率 2f .两种调制器的框图分别如图 25，图 26 所示。 毕业设计（论文） 8 图 25 模拟信号调制信号 图 26 键控法 频移键控信号的解调也可以采用相干解调或非相干解调，原理与二进制序列幅移键控信号的解调相同，如图 27 及图 28 所示。 图 27 2FSK 信号相干解调原理框图 毕业设计（论文） 9 图 28 2FSK 信号非相干解调原理框图 图 29 为非相干解调原理框图的各点波形。 图 27 中的抽样判决电路是一个比较器，对上下两支路低通滤波器送出的信号电平进行比较，如果上支路输出的信号大于下支路，则判为 1 码。 图 29 非相干解调原理框图对应的各点波形 解调 2FSK 信号还可以用鉴频法、过零检测法及差分检波法等。 其中过零检测法的基本思想是，利用不同频率的正弦波在一个码元间隔内过零点数目的不同，来检测已调波中频率的变化。 其原理框图几个点波形如图 210 所示。 输出 )(39。 tS )(2tv )(tyi 带通滤波器 1 包络检波器 带通滤波器 2 包络检波器 抽样判决器 )(1ty )(2ty )(1tv 抽样脉冲 输入 毕业设计（论文） 10 图 210 2FSK 信号过零检测原理框图及波形 图 210 中限幅器将接收序列整形为矩形脉冲，送入微分和整流，得到尖脉冲（尖脉冲的个数代表了过零点数），在一个码元间隔内尖脉冲数目的多少直接反映载波频率的高低，所以只要将其展宽为具有相同宽度的矩形脉冲，经低通滤波器滤除高次谐波之后，两种不同的频率就转换成了两种不同幅度的信号，送入抽样判决器即可恢复原序列信息。 毕业设计（论文） 11 第三章 基于 PLL 芯片的 FSK 调制与解调模块的设计原理 将在本章中主要讨论有关 FSK 调制解调的一些设计思路，工作原理，常用实现办法以及它们之间的优缺点。 基于 PLL 芯片的 FSK 调制模块设计 基于 PLL 芯片的 FSK调制模块原理 锁相环应用于 FSK 调制的电路大致分为两类，一种是频率合成法，一种是直接移频法。 频率合成法的主要思路是，当 FSK 调制信号所需的两个频率 1f 和 2f 均已产生，就可以利用锁相环得到相位连续的 FSK 信号。 调制其框图如图 31 所示。 数字信号控制能够产生频率分别为 1f 和 2f 的两个振荡器。 当数字信号为 “1”时则输出频率为 1f 的波形，当数字信号为 “0”时，输出频率为 2f 的波形。 锁相环的压控振荡器的输出频率适中跟踪并锁定在输入信号的频率上。 通过这种方式就可以产生 FSK 的调制信号。 直接移频法的主要思路是用数字调制信号直接改变压控振荡器的振荡频率来实现FSK 信号调制。 其原理框 图如图 32 所示。 当 VCO 的控制电压在一定的范围内时， VCO 的振荡频率如式（ 21）。 由于 0 和 0K为常量，所以当 VCO 处于线性工作范围时，只要改变 VCO 的控制电压为一个合适值，就能得到所要的 FSK 调制频率。 这种 FSK 调制器的频率稳定度主要由 VCO 的外部元件确定。 相比于频率合成法，直接频移法的 FSK 调制器的振荡源只有一个压控振荡器，所以其电路参数非常容易调整，也有 较高的工作稳定性。 同时，由于调制器的外围电路很少，所以工作可靠性也很高。 这种调制器性能好，成本低。 毕业设计（论文） 12 图 31 频率合成法 FSK 信号调制原理框图 图 32 直接频移法 FSK 信号调制原理框图 基于 PLL 芯片的 FSK 解调模块设计 基于 PLL 芯片的 FSK 解调模块原理 当我们把一个已经经过频率调制的输入信号加到 PLL 时，为了保持环路锁定， VCO频率就会对输入频率进行密切跟踪。 在两个频率之间来回跟踪并且锁 定。 由于 VCO 的频率正比于控制电压，所以信号调制波形和控制电压几乎相同。 这样，调制信号就可以从 VCO 控制电压中恢复出来。 其原理框图如图 33 所示。 调制信号输入至 PLL 的参考信号引脚中，由 VCO 产生的信号输入至相位比较器输)(tUo )(tUd FSK 输出 参考鉴相电平 鉴相器 PD 环路滤波器 LF 压控振荡器 VCO 定时元件 （容阻或晶振） 数字调制 信号 振荡器 1 与门 非门 振荡器 2 与门 或门 锁相环 数字调制信号 FSK 输出 毕业设计（论文） 13 入信号引脚中，两个信号通过相位比较器之后由于相互之间的相位差产生一个输出方波，该方波通过滤波器之后成为直流电压，作为 VCO 控制电压送回 VCO 输入引脚，控制 VCO 产生的信号的频率，经过一定时间之后完成对该输入信号的锁定。 由于输入信号的频率在两个频率之间不断变化，所以 PLL 也在两个不同的频率之 间不断的跟踪锁定，从而完成解调。 图 33 FSK 解调原理框图 FSK 解调输出 )(tUo )(tUd )(2tU )(1tU FSK 输入信号 鉴相器 PD 环路滤波器 LF 压控振荡器 VCO 输出滤波器 毕业设计（论文） 14 第四章 器件选用及电路原理 在本章中主要介绍在本次设计中用到的器件以及模块电路，工作原理及具体实现办法。 在本次设计中选用了两片由 TI 公司生产的型号为 CD4046 的 PLL 芯片，其中一片作为调制主控芯片，一片作为解调主控芯片。 在有源滤波器的设计中选用的运放的芯片为最常见的 LM324 芯片，在电压比较器当中所使用的运放芯片也是 LM324。 CD4046 在本次设计中的应用 在本次设计中，选用的 PLL 芯片为由 TI 公司生产的 CD4046。 在该芯片中包含一个压控振荡器和两个相位比较器。 其中两个相位比较器分别为由异或网络构成的相位比较器和由边沿触发的 JK 触发器构成的相位比较器。 芯片引脚图如图 41 所示。 过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环， CD4046 是通用的 CMOS 锁相环集成电路，其特点是电源电压范围宽（为 3V－ 18V），输入阻抗高 (约100 M )，动态功耗小，在中心频率 0f 为 10kHz 下功耗仅为 600 W ，属微功耗器件。 采用 16 脚双列直插式，各引脚功能如表 11 所示。 图 41 CD4046 管脚图 CD4046 内部还有线性放大器和整形电路，可将 14 脚输入的 100mV 左右的微弱输毕业设计（论文） 15 入信号变成方波或脉冲信号送至两相位比较器。 源跟随器是增益为 1 的放大器， VCO的输出电压经源跟随器至 10 脚作 FM 解调用。 齐纳二极管可单独使用，其稳压值为 5V，若与 TTL 电路匹配时，可用作辅助电源。 表 11 CD4046 引脚功能表 符号 引脚 名称功能 outPCP 1 输出端（相位脉冲输出） 相位比较器 2输出的相位差信号，为上升沿控制逻辑。 环路入锁时为高电平，环路失锁时为低电平。 inSIGN 14 相位比较器输入端（基准信号输入），相位比较器输入信号，输入允许将，输出至相位比较器。 inCOMP 3 相位比较器输入端（比较信号输入）通常 PD来自 VCO 的参考信号。 1PC 2 PDⅠ 输出端 相位比较器 1 输出的相位差信号，它采用异或门结构，即鉴相特性为。 2PC 13 PDⅡ 输出端 相位比较器 Ⅱ 的输出端，它采用，上升沿控制逻辑。 inVCO 9 压控振荡器的控制端。 outVCO 4 压控振荡器输出端。 INH 5 VCO 禁止端， 1 有效 控制信号输入，高电平时禁止，低电平时允许压控振荡 器工作。 1R 11 VCO 外接电阻 R1。 2R 12 VCO 外接电阻 R2。 1C 并接振荡电容 C1，以控制 VCO 的振荡频率。 outDEM 10 解调信号输出端。 ZEN 15 内部独立的齐纳稳压二极管负极。 CD4046 工作原理如下：输入信号 iU 从 14 脚输入后，经放大器 A1 进行放大、整形后加到相位比较器 Ⅰ 、 Ⅱ 的输入端，图 41 开关 K 拨至 2 脚，则比较器。