基于fpga的高速数据采集系统设计毕业论文(编辑修改稿)

基于fpga的高速数据采集系统设计毕业论文(编辑修改稿)内容摘要：

15 4 系统硬件设计 „„ „„„„„„„„„„„„„„„„„„„„„ 16 硬件整体设计 „„„„„„„„„„„„„„„„„„„„„„ 16 信号调理电路 „„„„„„„„„„„„„„„„„„„„„„ 16 数据转换电路 „„„„„„„„„„„„„„„„„„„„„„ 17 主控芯片的选取 „„„„„„„„„„„„„„„„„„„ 17 数据转换原理图设计 „„„„„„„„„„„„„„„„„ 18 FPGA 设计 „„„„„„„„„„„„„„„„„„„„„„„ 19 USB 接口电路设计 „„„„„„„„„„„„„„„„„„„„ 23 电源设计 „„„„„„„„„„„„„„„„„„„„„„„ „ 24 PCB 抗干扰设计 „„„„„„„„„„„„„„„„„„„„„ 25 5 系统软件设计 „„ „ „„„ „„„„„ „„„„„„„„„„„„„ 28 VHDL 设计 „„„„„„„„„„„„„„„„„„„„„„„ 29 AD 控制模块设计 „„„„„„„„„„„„„„„„„„ 29 时钟控制模块 „„„„„„„„„„„„„„„„„„„„ 30 FIFO 控制模块 „„„„„„„„„„„„„„„„„„„ 31 USB 接口控制模块设计 „ „„„„„„„„„„„„„„„ 32 68013 固件编程 „„„„„„„„„„„„„„„„„„„„„ 33 LabVIEW 设计流程图 „„„„„„„„„„„„„„„„„„„ 34 系统应用界面设计 „„„„„„„„„„„„„„„„„„„„ 35 结 论 „ „„ „ „„„„„„„„„„„„„„„„„„„„„„ „ 38 参考文献 „ „ „„ „„„„„„„„„„„„„„„„„„„„„„ 39 致 谢 „„„„„„„ „„„ „„„„„„„„„„„„„„„„„ 41 1 1 绪 论 发展背景和意义 随着科技与信息技术不断发展，使得信息采集、传输和存储的速度不断提高，数据存储的容量不断加大。 在气象、雷达、天气预报、航天航空、通信等多个领域，要求的数据存储的实时性强，速率高，稳定性好，高速大容量数据存储系统前景广阔。 现在的数据存储系统多数还是基于传统 PC 结构，这种结构在存储容量扩展性，存储速度，可靠性，容错性方面都有很大不足。 对于许多行业，传统的设备已经不能满足需求。 而高端领域基于服务器的磁盘阵列等的数据存储，主要应用于电信、金融等民用领域，存储速率虽然较高，价格也是极其高昂的。 如今 ,大 规模集成电路和高性能 FPGA 的飞速发展 ,为磁盘阵列开发提供了另一种崭新的模式。 充分利用 FPGA 编程灵活的特点，使用 FPGA 实现磁盘协议生成相应 IP 核，通过 IP 核的调用，可以组成任意的磁盘阵列形式，配合前端的高性能 A/D器件，可以组成较为完善的数据采集存储系统。 新的磁盘阵列 RAID。 在数字信号处理领域中，随着器件的不断更新和发展，芯片处理速度越来越快，在某些场合和领域中对数据采集速度也有更高的要求，这就使得高速数据采集系统应用越发广泛。 在高速数据采集系统中，其核心器件是 A/D 转换器，高采样率、高精度的 A/D 转 换器性能决定了其高速数据采集系统的性能，同时为了解决采样后续处理速度问题，也需要后续处理采用高速处理芯片。 用数学理论和数字方式对信号进行采集、转换、滤波、分析、编码和识别等处理，进而变换为我们需要的信号形式的方法称为数字信号处理，计算机和专用处理器是数字信号处理常采用的两种设备，前者主要应用在大型实验室和理论研究方面。 专用处理器在工业控制的相关领域应用较为广泛。 目前完成常用的专用处理器有两个途径，一是应用微处理器 DSP 结合软件编程完成，二是使用现场可编程门阵列 FPGA 通过可编程逻辑语言编程来实现， 虽然软件编程具有很大的灵活性，但由于 DSP 微处理器的指令是单周期的，它的操作数有限且受限于指令的串行模式，因而对于大规模高速运算和处理不适用。 当前大容量、高速高密度的 FPGA 采用硬件描述语言 C VHDL, Verilog HDL等 )来实现整个系统，设计人员通过可编程逻辑器件能够应用并行处理技术完成对高速信号的采集、处理和分析，使用可编程逻辑语言通过模块化设计就可以达到设计者期望的性能和指标，很好的解决了高速信号处理过程中出现的问题。 2 现代高速信号处理技术及算法理论已经研究成熟，设计者只需要研究和分析 系统如何实现及具体实现形式。 在低速数据采集系统设计中 MCU 常作为 CPU 来实现系统的功能。 而在高速数据采集系统中， MCU 会限制系统的精度，并且随着速度的提高 ADC, RAM 和 MCU 之间的时序同步问题也会显示出来。 因此本系统使用了高速、多 I/O 口的FPGA 芯片来控制 ADC和 RAM 等，因为可编程逻辑器件 FPGA 与 MCU 比起来 :具有时钟频率高、工作效率高、运行速度快、延时小和时序控制可以用硬件实现等诸多优势，并且 FPGA 构成的电路组成形式相对灵活，根据需要能够添加外部控制、译码、通讯接口及扩展电路。 从而很好的解决了 采样速度过高和时序逻辑不同步的难点。 现场可编程逻辑门阵列 (FPGA:Field Programmable Gate Array）是一种新型高性能的可编程逻辑器件。 FPGA 的集成度很高，其器件密度最高可达数千万门，可以完成极其复杂的时序与组合逻辑电路功能，尤其适用于高速、高密度的高端数字逻辑电路设计领域。 可编程逻辑器件以其在数据采集及处理领域的高性能、高集成度和很好的时序控制功能等优势，在现代信号处理领域广受欢迎。 把现代信号对实时处理的要求和FPGA 设计的灵活性相结合起来，达到并行算法和硬件设计两者 的最优配置，提升信号处理精度和运行速度是现当代数字信号处理领域的主流发展趋势。 依此本课题将对基于 FPGA 的高速数据采集系统进行研究和设计。 国内外发展现状 数据采集技术的发展现状 随着计算机技术的快速发展和数字信号处理理论的日益成熟，比如信号处理速度翻了三番以及计算机总线带宽亦有了上百倍的提升，基于此，开发人员在设计采集系统时的设计难度得到很好的降低，减少了系统的开发周期，并且电子技术的发展和系统工艺的进步也使系统成本得到很好的控制。 同时通用串行总线接口 (USB)及 Avalon总线在数据采集系统中的应用日益增多，尤其 USB 接口在计算机上已成为主流设备。 因而借助于 PC的小体积、易携带的采集系统受到更多使用者的喜爱。 随着电子技术的不断发展，为了提高数据处理系统的整体性能，具有高密度、高精度、高速度、低功耗和低价位的芯片正在成为主流应用发展趋势。 一些 IC 器件研发公司推出了采样速度达到 1GSPS 的转换芯片，这也就使高速数据采集系统的实现成为可能。 MAXIM公司的 MAX108芯片，采样精度为 8bit，采样率可达 ，带有片上 采样 /保持放大器。 美国仙童半导 体公司生产的 SPT7760 系列器件，具有 8位采样精度， 3 采样速率能够达到 1Gsps。 美国国家半导体公司生产的 ADC08X300 芯片， 8位采样精度，采样速率最大能够达到 3Gsps。 这些新产品相对于老产品的成本更低。 当前国外的高速数据采集器生产单位较多且仪器性能优良，比如频谱信号。 处理公司的超高速数据采集和处理系统，具有分辨率 8bit、最高采样速率为 200Msps。 美国 Signaled 公司推出的 PDA12A 采集卡的采样速率为 125Msps、分辨率为 12bit。 国外的采集器虽然在性能上有优势，但其价格非 常昂贵。 由于电子技术涉及的领域越来越广，国内市场对数据采集器的需求日增多，近年来，国内有些单位也制造出一些采集器，但是性能不高，价格却很高，普遍存在的问题是体积大，携带不便。 因此，本文旨在设计具有携带方便，性能稳定，采集速率能满足大多数场所要求的高速数据采集系统。 数据采集的应用和发展 从数据采集现有仪器和技术来看，具备低速、低分辨率的数据采集技术发展已经很成熟，实现相对容易，利用单片 DAC, ADC 即可实现稳定性和可靠性都很优良的采集器，而高速、高分辨率的采集系统由于受到所用 器件和技术的限制，产品相对较少。 从国内市场来说，产品虽然具有价格优势，但由于历史及技术等原因，仪器通常存在携带不便、通用性差，适应工作现场的能力差等劣势，很难形成规模化、系列化、标准化的通用设备。 而国外市场的产品，具有同类指标的仪器价格往往是国内的几倍甚至更高，使得在工业现场的应用推广的代价较高。 课题内容 本课题内容根据需要和市场需求，旨在完成具有 12bit,64Msps 的高速数据采集系统的研制工作。 以实现对模拟高频信号的处理和控制。 课题选用现场可编程逻辑器件FPGA 技术 ,在 Alters 公司 的 Quart us II 开发环境中应用 VHDL 语言进行 FPGA 的编程与仿真，研究各模块的设计方法和控制流程，结合 总线接口技术，以期实现系统与 PC 机连接，在 PC 上对数据进行分析、显示和监控等，最后对系统性能指标进行验证。 本课题的主要研究内容如下 : ，分析课题的目的和发展意义，分析课题所具有 的优势，介绍课题的研究内容。 ，并分析高频电路设计中信号完整 性和电源完整性的设计方法。 4 ， 结合当前高速数据采集系统的发展现状，提出高速数据 采集系统的总体设计方案。 FPGA 为系统控制核心，结合具有 接口的微 控制器 CY7C68013 芯片，对高速数据采集系统进行硬件设计。 ，对系统进行软件设计，研究基于 Lab VIEW 的 系统上位机界面设计及用 VHDL 实现系统时序控制功能。 ，并给出高速数据采集系统应用实例，通过对测试结果 比较和分析，来验证系统性能是否满足设计要求。 2 数据采集与电路设计 数据采集理论分析 将模拟信号转换为数字信号，并由计算机进行存储、处理、显示或打印的过程称为数据采集，分为采样和量化两个步骤，而实现相应功能的系统称为数据采集系统(Data Acquisition System)。 计算机技术的进步和普及提升了数据采集系统的技术水平。 数据采集系统处理信号的基本组成模块有五个，它的组成框图如图 21 所示。 图 21数据系统采集图 模拟信号输入 程控放大 器 A/D 转换器 数据缓冲 计算机 DATA DATA CLK1 CLK2 时序逻辑控制 5 首先是放大器电路，在进行数据处理之前，待处理的模拟信号一般是比较弱的低电平信号。 为了充分利用 ADC 的满量程分辨率，放大器电路的功能是把来自前端的微弱的模拟信号放大。 把待采集信号放大到与所选用的 ADC 满量程电压相对应的电平值，这是因为 ADC 的分辨率是根据满量程电压来确定的。 其次是模数转换电路，由于 PC 只能对数字量进行处理、显示及控制等操作，因于把模拟量转换成数字量是一个至关重要的环节。 根据需要选取相应的模数转换芯片就可以将经放大电路放大的模拟量转换为数字量。 模数转换电路 作为采样通道的核心， 它是限制系统采集速度和精度的主要因素，因此在设计过程中需要重点考虑。 再者是数据缓存电路，它是模数转换器转换后的数字量暂时的存储场所，信息经存储电路通过相应的接口总线传输给数据处理设备。 选用合适的缓存电路可以提高数据采集系统的速率。 接下来是时序逻辑控制电路，采集系统各模块正常工作的时序是按照确定的定时逻辑进行的，如果定时有问题就会严重影响系统的精度，因为电路中逻辑控制功能是根据时序电路信号来工作的。 奈奎斯特采样定理 奈奎斯特采样定理是 :对一个具有有限频谱的连 续信； x(t)进行采样，当采样频率为 fs 2fc，由采样后得到的采样信号 x(nTs)能无失真地恢复为原信。 x(t)。 其中fS 是采样频率， fc 是被采样信号的最高频率。 该定理是数据处理技术中非常重要的依据。 在设计数据采集系统时，由于采集电压的范围、待测高频信号的性质和 A/D 采样速率较高的原因，经电路调试和 FPGA 时序仿真，得到当 A/D采样的频率是最高输入信号的四倍以上时，可以很好的完成数据转换功能。 信号完整性 信号完整性是指在数字电路设计中，信号在系统线路中的传输质量，如果在规定的时间内，信号可以不失真地从发送端传输到接收端，就说该信号是完整的。 信号完整性在高速系统设计中需要严格对待，实际电路设计中，信号在任何一个线路出现问题都会导致系统功能无法实现。 信号完整性问题的根源在于信号上升时间的减小，信号完整性问题可以概括为以下两个方面 :一是信号传输过程中传输电路的作用及影响。 二是如何调整传输电路使信号完整性更加优良。 如果不同传输线路中信号的相互干扰 6 可以忽略，以及信号在通过传输线路后，信号无损耗或者 损耗在误差范围内就表明电路系统。