基于fpga的模拟信号检测处理系统设计与仿真毕业论文(编辑修改稿)

基于fpga的模拟信号检测处理系统设计与仿真毕业论文(编辑修改稿)内容摘要：

FPGA开发系统实现。 用户无需了解 FPGA，的内部构造和工作原理，只要在 计算机上输入电路原理图或硬件描述语言， FPGA开发系统就能自动进行模拟、验证、分割、布局和布线，最后实现 FPGA的内部配置。 FPGA的设计流程如图 ： 设 计 输 入设 计 验 证（ 时 序 及 内 电 路 模 拟 ）设 计 实 现（ 分 割 ， 布 局 ， 布 线 ）F P G A用 户原 理 图 入 口文 本 入 口功 能 模 拟逆 向 注 释 图 FPGA设计流程图 基于 FPGA的模拟信号检测处理系统设计与仿真 9 为了方便设计， FPGA开发系统提供了丰富的单元库和宏单元库，例如 :基本逻辑单元库、 74系列宏单元库、 CMOs宏单元库等，并且还提供了基本器件系列中没有的单元，如 64位全加器等。 用户可以任意选用任何库中的任意单元去实现所需的逻辑功能。 由于FPGA是一种大规模集成电路，集成度高，容量大，它可以将许多逻辑单元连结起来，在一 片 FPGA上实现复杂的逻辑功能，用一个单芯片实现一个系统。 通过以上的介绍可以看出， FPGA借助软件开发系统，实现了硬件设计的软件化，无需选购器件，无需组装系统，自动模拟代替了复杂的调试，全部操作都在计算机上进行，以一块芯片实现一个系统，它的设计简单，开发周期短，设计可靠性高。 课题主要研究内容和工作概述 前面已经说明了本课题研究的系统的优点。 本课题所研究设计的模拟信号检测处理系统是利用可编程逻辑器件为主系统芯片，用 VHDL 对其进行设计开发，设计并制作一个能测试通用型模拟信号并做简单处理的测量系统， 这个系统可以完成以下功能： （ 1）基于 CPLD 的 8 位二进制循环加法计数值 D0～ D7，它们与数模（ D/A）转换芯片 DAC0832 的数据端相连，使其 0～ 5V 的斜坡电压。 （ 2）可变电阻器模拟 0～ 5V 的模拟量输入值，这个值被接入另一个运放的反向输入端。 而 D/A 转换的 0～ 5V 的电压量被接入运放的同向输入端，比较器运放的输出端接 CPLD 的输入管脚。 （ 3）要把电压值用数码管显示出来，还需要对数据进行处理。 整个设计期间要求完成如下任务：确定总体设计方案； CPLD 开发技术与 VHDL 设计编程概述；用 VHDL 语言完成以上参 数测量并显示的各种算法程序设计；辅助电路设计；完成外围硬件系统设计与制作；各单元模块的设计与仿真；联机统调，完成硬件下载调试。 在课题设计包括了硬件和软件方面的设计，设计实现过程中主要用到的仪器有 EDA实验箱、电脑等相应的开发设备和 MAX+plusⅡ 等相应的开发仿真软件。 基于 FPGA的模拟信号检测处理系统设计与仿真 10 第 2 章 系统硬件电路设计 设计任务和要求 设计任务 本课题要求利用可编程逻辑器件为主系统芯片，用 VHDL 对其进行设计开发，设计并制作一个能测试通用型模拟信号的基本参数的测量系统。 模拟信号检测处理系统 设计框图如图 所示。 图 模拟信号检测处理系统原理框图 设计要求 （ 1）课题设计任务要求设计的系统可以测量模拟电压值。 （ 2）测量数据通过显示设备显示。 （ 3）完成 CPLD 开发技术与 VHDL 设计编程概述；用 VHDL 完成以上电压值检测并显示的各种算法程序设计。 （ 4）完成外围硬件系统设计与制作。 8 位二进制循环加法计数器 数据锁存单元时钟控制信号包括 c lk y 、 c lk 、c h a进制转换（二转十）数据处理单元片选模块数模转换芯片 D A C 0 8 3 2消抖动模块小数点控制单元 七段译码显示模块D O U T [8 . . 0 ]Q [ 1 . . 0 ]D A T A [7 . . 0 ]clkyc lkc lkchaQ运放基于 FPGA的模拟信号检测处理系统设计与仿真 11 硬件功能模块电路 主控芯片部分 根据课题的要求，控制单元主要用于对电路采集转换后的测量结果进行运算，处理并控制显示器显示输出。 因 为课题任务对主控制单元的芯片作了要求，由此我们在对主控单元芯片的选择上没有什么大的异议，根据实际条件选择 了 ALTERA公司的 FLEX系列器件 EPF30TC1443芯片作为主控单元芯片。 图 EPF30TC1443芯片示意图 本设计采用 ALTERA公司的 FLEX系列器件 EPF30TC1443芯片作为主 控制器，如上图 ，主要完成以下操作： （ 1）控制电路切换，构成各参数检测所要求的环路。 （ 2）控制测试电路采锁存检测结果，进行数据处理。 （ 3）控制显示器 ，显示并输出测检测结果。 基于 FPGA的模拟信号检测处理系统设计与仿真 12 数模 /模数转换 数模转换器是将数字信号转换为模拟信号的系统，一般用低通滤波即可以实现。 数字信号先进行解码，即把数字码转换成与之对应的电平，形成阶梯状信号，然后进行低通滤波。 实现该功能的电路或器件称为数模转换电路，通常称为 D/A 转换器或 DAC(Digital Analog Converter)。 我们知道数分可为有权数和无权数，所谓有权数就是其每一位的数码有一个系数，如十进制数的 45 中的 4 表示为 410，而 5 为 51，即 4 的系数为 10，而 5 的系数为 1，数模转换从某种意 义上讲就是把二进制的数转换为十进制的数。 最原始的 DAC 电路由以下几部分构成：参考电压源、求和运算放大器、权产生电路网络、寄存器和时钟基准产生电路，寄存器的作用是将输入的数字信号寄存在其输出端，当其进行转换时输入的电压变化不会引其输出的不稳定。 时钟基准产生电路主要对应参考电压源，它保证输入数字信号的相位特性在转换过程中不会混乱，时钟基准的抖晃（ jitter)会制造高频噪音。 模数转换的原理是数模转换原理的逆过程，所以模数转换器是将模拟信号转换成数字信号的系统，是一个滤波、采样保持和编码的过程。 模拟信号经带限滤 波，采样保持电路，变为阶梯形状信号，然后通过编码器，使得阶梯状信号中的各个电平变为二进制码。 通常的模数转换器是将一个输入电压信号转换为一个输出的数字信号。 由于数字信号本身不具有实际意义，仅仅表示一个相对大小。 故任何一个模数转换器都需要一个参考模拟量作为转换的标准，比较常见的参考标准为最大的可转换信号大小。 而输出的数字量则表示输入信号相对于参考信号的大小。 D/A 转换器根据工作原理基本上可分为二进制权电阻网络 D/A 转换器和 T 型电阻网络 D/A 转换器两大类。 由于 T 型电阻网络 D/A转换器只要求两种阻值的电阻，因此最 适合于集成工艺，集成 D/A 转换器普遍采用这种电路结构。 模数转换器最重要的参数是转换的精度，通常用输出的数字信号的位数的多少表示。 转换器能够准确输出的数字信号的位数越多，表示转换器能够分辨输入信号的能力越强，转换器的性能也就越好。 本次设计中数模转换要求采用 DAC0832 芯片实现。 8 位并行、中速 (建立时间 1us)、电流型。 当要求多个模拟量同时输出时，可采用双重缓冲方式，可根据需要系统处理的就一组数据 D7～ D0，所以就采用单缓冲工作方式：一个寄存器工作于直通状态，另一个工作于受控锁存器状态。 此时只需一次写操作 ，就开始转换，可以提高 D/A 的数据吞吐量。 基于 FPGA的模拟信号检测处理系统设计与仿真 13 DAC0832 数模转换参数功能简介如图 所示： 图 DAC0832 内部管脚图 各引脚功能描述如下： Vcc 芯片电源电压 , +5V～ +15V VREF 参考电压 , 10V～ +10V RFB 反馈电阻引出端 , 此端可接运算放大器输出端 AGND 模拟信号地 DGND 数字信号地 DI7～ DI0 数字量输入信号（其中： DI0 为最低位， DI7 为最高位） ILE 输 入锁存允许信号 , 高电平有效 CS 片选信号 , 低电平有效 WR1 写信号 1，低电平有效 ◆ 当 ILE、 CS、 WR1 同时有效时 , LE=1，输入寄存器的输出随输入而变化； WR1 上升沿时， LE=0，将输入数据锁存到输入寄存器 XFER 转移控制信号，低电平有效 WR2 写信号 2，低电平有效 ◆ 当 XFER、 WR2 同时有效时 , LE2=1； DAC 寄存器输出随输入而变化； WR LE=0， 将输入数据锁存到 DAC 寄存器，数据进入 D/A 转换器，开始 D/A 转换； IOUT1 模拟电流输出端 1； ◆ 当输入数字为全 “1”时 , 输出电流最大；全 “0”时 , 输出电流为 0； IOUT2 模拟电流输出端 2； 基于 FPGA的模拟信号检测处理系统设计与仿真 14 DAC0832 时序图如下图 所示： 图 DAC0832 数模转换时序图 集成运放（电压比较器） 该系统硬体设计中运用了运放电路，我们将采用双运放 LM358。 其功能是同相端连接来自 DAC0832 输出的控制模拟量，另一反相端就连接可变电阻器的模拟量输入值。 当调节可变电阻器时，可以得到 0～ 5V 左右的模拟电压被测值，这个值被接入另一个作为比较器的运放的反 相输入端 TESTIN；而 D\A 转换放大的 0～ 的电压量被接入运放的同相输入端，这时，运放就作为一个电压比较器对两个模拟信号进行比较，并把比较结果反馈到 CPLD 的输入管脚 jmp。 长期以来，受运算放大器的影响，比较器的应用一直没有得到应有的重视。 直到目前随着比较器性能指标的改进，使其更好地胜任电压比较这一基本任务，这一状况才得到改善，本文主要介绍新型比较器的性能及其典型应用。 比较器 的两路输入为模拟信号，输出则为二进制信号，当输入电压的差值增大或减小时，其输出保持恒定。 从这一角度来看，可以将比较器当作 一个 1位模 /数转换器 (ADC)。 不仅 可用作模拟电路和数字电路的接口，还可以作波形产生和变换电路等。 注：电压比较器中的集成运放通常工作在非线性区，其 功能为：比较两个电压的大小 (用输出电压的高或低电平，表示两个输入电压的大小关系 )及满足如下关系： 基于 FPGA的模拟信号检测处理系统设计与仿真 15 UU+ 时 UO=UOL UU+ 时 UO=UOH 下面介绍下常用集成运放的结构和功能如图 所示， 集成运算放大器是一种具有很高放大倍数的多级直接耦合放大电路，是发展最早、应用最广泛的一种模拟集成电路。 图 运放结构框图 各模块的功能如下： 输入级 ： 由具有恒流源的差动放大器组成，以获得尽可能低的零点漂移和尽可能高的共模抑制比，还要求输入电阻要高。 要求输入电阻高，差模放大倍数高，抑制零点漂移和共模干扰信号的能力强。 都采用差分放大电路。 中间级 ： 由多级电压（共射或共源）放大器组成，为集成运放提供电压增益。 为提高电压放大倍数，经常采用复合管，以恒流源做集电极负载。 还担负将双端输入转换为单端输出的作用。 要求电压放大倍数高。 常采用带恒流源的共发射极放大电路构成。 输出级 ： 多为互补对称射极跟随器，用于提高集成运放 带负载的能力，输出级往往还设置有过流保护电路。 偏置电路 ： 为各级放大电路提供稳定和合适的偏置电流，决定各级的静态工作点，一般由恒流源电路构成。 集成运放的性能指标 ： 开环差模电压放大倍数 Aod 它是指集成运放在无外加反馈回路的情况下的差模电压的放大倍数。 最大输出电压 Uopp 它是指一定电压下，集成运放的最大不失真输出电压的峰 峰值。 基于 FPGA的模拟信号检测处理系统设计与仿真 16 差模输入电阻 rid 其大小反映了集成运放输入端向差模输入信号源索取电流的大小。 要求它愈大愈好。 输出电阻 rO 它的大小反映了集成运放在小信号输出时的负载能力。 共模抑制比 CMRR 它放映了集成运放对共模输入信号的抑制能力，其定义同差动放大电路。 CMRR 越大越好。 本次设计中使用的芯片 LM358 内部包括有两个独立的、高增益、内部频率补偿的双运算放大器，适合于电源电压范围很宽的单电源使用，也适用于双电源工作模式。 在推荐的工作条件下，电源电流与电源电压无关。 它的使用范围包括传感放大器、直流增益模块和其他所有可用单电源供电的使用运算放大器的场合。 LM358 的封装形式有塑封 8 引线双列直插式和贴片式， 如图 所示： 图 双运放 LM358芯片管脚和内部结构图 特性 (F。