基于fpga的图像采集系统设计毕业论文(编辑修改稿)内容摘要:
1Y1181Y2161Y3141Y4122Y192Y272Y352Y431G12G19VCC20GND10U374HC244DRnCEnCSEPM_JTAG_TDOEPM_JTAG_TDIEPM_JTAG_TCKEPM_JTAG_TMSEPM_DATAOUTEPM_nCEEPM_nCSEPM_JTAG_TCKEPM_JTAG_TDOEPM_JTAG_TMSEPM_DATAOUTEPM_JTAG_TDIEPM_nCEEPM_nCSLEDLEDC13300pFR3330R12*GNDGNDGNDGNDGNDGNDGNDGNDGND GNDGNDGNDGNDVCC1D2D+3GND4USB1USBR20USB_DPUSB_DMC7C8GNDVCCVCCUSB Blaster按键 +LED 灯5VV_USBV_USB5V电源IO, (ASDO)1IO, (nCSO)2IO, LVDS9p (CRC_ERROR)3IO, LVDS9n (CLKUSR)4IO, LVDS8p5IO, LVDS8n6IO, LVDS7p, DQ1L0/_8IO, LVDS7n, DQ1L1/_10IO, LVDS6p, DQ1L2/_11IO, LVDS6n, DQ1L3/_12IO, VREFB1N013IO, LVDS5p, (DPCLK0/DQS0L)/(DPCLK0/DQS0L)14IO, LVDS5n15IO, LVDS4p, (DPCLK1/DQS1L)/(DPCLK1/DQS1L)30IO, LVDS4n31IO, LVDS3p32IO, LVDS3n, DQ1L4/_33IO, DQ1L5/_34IO, LVDS2p, DQ1L6/_35IO, LVDS2n36IO, VREFB1N137IO, DQ1L7/_39IO, LVDS1p, DQ1L8/_40IO, LVDS1n, (DM1L/BWS1L)/_41IO43IO, LVDS0p44IO, LVDS0n45IO46IO, PLL1_OUTp47IO, PLL1_OUTn48BANK 1U1AEP2C5Q208C8BANK 2IO, LVDS28n160IO, LVDS28p, DQ0T0/DQ1T0161IO, LVDS27n, DQ0T1/DQ1T1162IO, LVDS27p, DQ0T2/DQ1T2163IO, LVDS26n, DQ0T3/DQ1T3164IO, LVDS26p, DQ0T4/DQ1T4165IO, LVDS25n168IO, LVDS25p, (DPCLK8/DQS0T)/(DPCLK8/DQS0T)169IO, VREFB2N0170IO, LVDS24n, DQ0T5/DQ1T5171IO, LVDS24p, DQ0T6/DQ1T6173IO, LVDS23n, DQ0T7/DQ1T7175IO, LVDS23p, _/DQ1T8176IO, LVDS21n, DM0T/(DM1T0/BWS1T0)179IO, LVDS21p180IO, LVDS20n181IO, LVDS20p182IO, DQ1T0/DQ1T9185IO, LVDS19n187IO, LVDS19p, DQ1T1/DQ1T10188IO, LVDS18n, DQ1T2/DQ1T11189IO, LVDS18p, DQ1T3/DQ1T12191IO, VREFB2N1192IO, LVDS17n, DQ1T4/DQ1T13193IO, LVDS17p, DQ1T5/DQ1T14195IO, LVDS15n197IO, LVDS15p198IO, LVDS13n199IO, LVDS13p, (DPCLK10/DQS1T)/(DPCLK10/DQS1T)200IO, LVDS12n, DQ1T6/DQ1T15201IO, LVDS12p, DQ1T7/DQ1T16203IO, LVDS11p, DQ1T8/DQ1T17205IO, LVDS11n (DEV_CLRn)206IO, LVDS10p, (DM1T/BWS1T)/(DM1T1/BWS1T1)207IO, LVDS10n208U1BEP2C5Q208C8IO, LVDS42n105IO, LVDS42p, (DM1R/BWS1R)/(DM1R1/BWS1R1)106IO, LVDS41n (INIT_DONE)107IO, LVDS41p (nCEO)108IO, LVDS40n, DQ1R8/DQ1R17110IO, LVDS40p, DQ1R7/DQ1R16112IO, LVDS39n, DQ1R6/DQ1R15113IO, LVDS39p, DQ1R5/DQ1R14114IO, LVDS38n, DQ1R4/DQ1R13115IO, LVDS38p, DQ1R3/DQ1R12116IO, VREFB3N1117IO, DQ1R2/DQ1R11118IO, LVDS37n119IO, LVDS37p120IO, LVDS36n, DQ1R1/DQ1R10127IO, LVDS36p, (DPCLK6/DQS1R)/(DPCLK6/DQS1R)128IO, LVDS35n, DQ1R0/DQ1R9133IO, LVDS35p, (DPCLK7/DQS0R)/(DPCLK7/DQS0R)134IO, LVDS34n, DM0R/(DM1R0/BWS1R0)135IO, LVDS34p, _/DQ1R8137IO, LVDS33n, DQ0R7/DQ1R7138IO, LVDS33p, DQ0R6/DQ1R6139IO, LVDS32n, DQ0R5/DQ1R5141IO, LVDS32p, DQ0R4/DQ1R4142IO, LVDS31n, DQ0R3/DQ1R3143IO, LVDS31p, DQ0R2/DQ1R2144IO, VREFB3N0145IO, LVDS30n, DQ0R1/DQ1R1146IO, LVDS30p, DQ0R0/DQ1R0147IO, LVDS29n149IO, LVDS29p150IO, PLL2_OUTp151IO, PLL2_OUTn152BANK 3U1CEP2C5Q208C8IO, LVDS58n (DEV_OE)56IO, LVDS58p, (DM1B/BWS1B)/(DM1B1/BWS1B1)57IO, LVDS57p, DQ1B8/DQ1B1758IO, LVDS57n, DQ1B7/DQ1B1659IO, LVDS56p, DQ1B6/DQ1B1560IO, LVDS56n, DQ1B5/DQ1B1461IO, LVDS55p, (DPCLK2/DQS1B)/(DPCLK2/DQS1B)63IO, LVDS55n64IO, VREFB4N167IO, LVDS54p, DQ1B4/DQ1B1368IO, LVDS54n, DQ1B3/DQ1B1269IO, LVDS53p, DQ1B2/DQ1B1170IO, LVDS53n, DQ1B1/DQ1B1072IO, LVDS52p, DQ1B0/DQ1B974IO, LVDS52n75IO, LVDS51p76IO, LVDS51n77IO80IO, LVDS50p81IO, LVDS50n82IO, LVDS49p, DM0B/(DM1B0/BWS1B0)84IO, LVDS49n, _/DQ1B886IO, LVDS48p, DQ0B7/DQ1B787IO, LVDS48n, DQ0B6/DQ1B688IO, VREFB4N089IO, LVDS47p, DQ0B5/DQ1B590IO, LVDS47n, DQ0B4/DQ1B492IO, LVDS46p, (DPCLK4/DQS0B)/(DPCLK4/DQS0B)94IO, LVDS46n95IO, DQ0B3/DQ1B396IO, LVDS45p, DQ0B2/DQ1B297IO, LVDS45n, DQ0B1/DQ1B199IO, LVDS44p, DQ0B0/DQ1B0101IO, LVDS44n102IO, LVDS43p103IO, LVDS43n104BANK 4U1DEP2C5Q208C8ASD0nCS0PIN_3PIN_4PIN_5PIN_6PIN_8PIN_10PIN_11PIN_12PIN_13PIN_14PIN_15PIN_30PIN_31PIN_32PIN_33PIN_34PIN_35PIN_36PIN_37PIN_39PIN_40PIN_41PIN_43PIN_44PIN_45PIN_46PIN_47PIN_48SD_DQ0SD_DQ1SD_DQ2SD_DQ3SD_DQ4SD_DQ5SD_DQ6SD_DQ7SD_DQM0SD_WESD_CASSD_RASSD_CSSD_BA0SD_BA1SD_A10SD_A0SD_A1SD_A2SD_A3PIN_107PIN_108PIN_110PIN_112PIN_113PIN_114PIN_115PIN_116PIN_117PIN_118PIN_119PIN_120PIN_127PIN_128PIN_133PIN_134PIN_135PIN_137PIN_138PIN_139PIN_141PIN_142PIN_143PIN_144PIN_145PIN_146PIN_147PIN_149PIN_150PIN_151PIN_152PIN_160PIN_161PIN_162PIN_163PIN_164PIN_165PIN_168PIN_169PIN_170PIN_171PIN_173PIN_175PIN_176PIN_179PIN_180PIN_181PIN_182PIN_185PIN_187PIN_188PIN_189PIN_191PIN_192PIN_193PIN_195PIN_197PIN_198PIN_199PIN_200PIN_201PIN_203PIN_205PIN_206PIN_207PIN_208SD_DQ15SD_DQ14SD_DQ13SD_DQ12SD_DQ11SD_DQ10SD_DQ9SD_DQ8SD_DQM1SD_SCLKSD_SCKESD_A11SD_A9SD_A8SD_A7SD_A6SD_A5SD_A4GND9GND25GND38GND49GND55GND65GND73GND78GND85GND93GND100GND111GND124GND140GND153GND159GND167GND174GND177GND184GND186GND196GND204U1GEP2C5Q208C8VCCIO17VCCIO129VCCIO142VCCIO462VCCINT66VCCIO471VCCINT79VCCIO483VCCIO491VCCIO498VCCIO3109VCCIO3122VCCIO3136VCCIO3148VCCIO2166VCCIO2172VCCINT178VCCIO2183VCCINT190VCCIO2194VCCIO2202U1FEP2C5Q208C8GND_PLL150VCCD_PLL151GND_PLL152VCCA_PLL153GNDA_PLL154GND_PLL2154VCCD_PLL2155GND_PLL2156VCCA_PLL2157GNDA_PLL2158U1HEP2C5Q208C8CLK0, LVD。基于fpga的图像采集系统设计毕业论文(编辑修改稿)
相关推荐
调速的重要手段,若比较寄存器的值逐渐增大,输出脉冲的开启时间变大, PWM占空比逐渐变大 ,功率器件输出给电机电枢的能量增加,电机加速;若比较寄存器的值减小,输出脉冲的开启时间变小, PWM占空比逐渐变小,功率器件输出给电机电枢的能量减少,电机减速。 PWM波产生电路如图: 图 12 PWM波产生电路 、 PID 控制原理 常规模拟 PID控制系统原理框图如图 13所示 比 例 环 节积 分 环
输入。 时基电路可以由石英晶体振荡电路构成,假设晶振频率 1MHz,经过 6次十分频就可以得到秒脉冲信号。 译码显示电路由八段译码器完成。 数字钟硬件电路设计 本系统拟采用 Altera 公司 Cyclone 系列的 EP2C3T144 芯片。 选用该款芯片的原因是: ① Altera 公司的 Quartus II 开发环境非常友好、直观,为整个系统的开发提供了极大的方便; ② 该 FPGA
2l OC192 帧结构数据 数据传送 发送方向的数据传送 发送方向功能框图见图 22。 来自 OC192 成帧器的 16 路 622Mbit/s 数据是字节对准的,它们与 622MHz 时钟同步,传送的 12 路 时钟信号同步。 成帧器有 效 数 据帧同步编码串并转换串并转换数 据 输 出 图 22 发送方向数据加工流程图 接收方向的数据传送 在接收方向 ( 见图 23) ,来自 12
juchibo。 ARCHITECTURE SYN OF juchibo IS SIGNAL sub_wire0 : STD_LOGIC_VECTOR (9 DOWNTO 0)。 COMPONENT altsyncram GENERIC ( clock_enable_input_a : STRING。 clock_enable_output_a : STRING。 init_file :
时钟综合,还具有降 低抖动和实现过滤功能。 嵌入式块 RAM( BRAM)。 大多数 FPGA 都具有内嵌的块 RAM,这大大拓展了 FPGA的应用范围和灵活性。 BRAM 可被配置为单端口 RAM、双端口 RAM、内容地址存储器 ( CAM)以及 FIFO 等常用存储结构。 CAM 存储器在其内部的每个存储单元中都有一个比较逻辑,写入 CAM 中的数据会和内部的每一个数据进行比较
别计费。 ( 1)从设计目的来看,经过研究和实际情况考虑,觉得还是第一种方案的 设计目的比较符合实际情况,且对乘客和司机都相对公平。 因此决定采用方案一的设计目的,时钟脉冲 分频器 控制器 等待脉冲 公里脉冲 计费 /复位 显 示 计 费 计 时 8 来作为设计目标。 ( 2)从设计正确性和实现可能性出发,我发现要想用 VHDL 语言来设计一定的函数关系,来达到目的,比较困难